用于单片堆叠集成电路测试的电路和方法技术

本发明专利技术提供了一种单片堆叠集成电路(IC)，该电路在它的其中一个上层中具有高良率层(KGL)测试电路和扫描段。该测试电路包括连接到扫描段并连接到IC的第二层的多个输入端、输出端和多路复用器。该测试电路还包括多个控制元件，使得堆叠IC的扫描测试可以在逐层的基础上进行。本发明专利技术涉及用于单片堆叠集成电路测试的电路和方法。

【技术实现步骤摘要】
用于单片堆叠集成电路测试的电路和方法相关申请的交叉引用本专利技术涉及以下共同转让的美国专利申请：于2013年9月16日由专利技术人桑迪·库马·戈埃尔提交的标题为“用于单片堆叠集成电路测试的电路和方法”的美国序列号为14/027,976的专利申请和于2013年9月18日由专利技术人桑迪·库马·戈埃尔提交的标题为“用于单片堆叠集成电路测试的电路和方法”的美国序列号为14/030,684的专利申请，其全部内容结合于此作为参考。
本专利技术涉及用于单片堆叠集成电路测试的电路和方法。
技术介绍
半导体器件技术中持续发展的趋势包括半导体器件的部件尺寸的小型化和半导体器件的不但增加的功能复杂度。虽然部件尺寸减小可有助于增大每单位面积的半导体器件(例如，管芯或集成电路(IC)上半导体构件块的数量，从而有助于实现每个器件的更复杂的功能，但是由单个器件不能满足对增加的功能复杂度的许多需求。最近，这已经引起了诸如三维集成电路(3DIC)的集合器件的发展。产生3DIC的一个实例是通过在单个半导体晶圆上的层中构建电部件和它们的连接件。当在衬底上形成IC的基层时，在基层上方形成第一上层，并且使用通孔将第一上层连本文档来自技高网...

【技术保护点】
一种单片堆叠集成电路(IC)，包括：位于所述IC的第一层中的高良率层(KGL)测试电路和扫描段，其中，所述第一层是所述IC的上层，所述KGL测试电路包括：第一测试输入端，连接至所述扫描段的输入端，以接收第一扫描移位数据；第一多路复用器，所述第一多路复用器具有第一数据输入端、第二数据输入端、第一选择输入端和第一数据输出端，其中，所述第一数据输入端连接到所述第一测试输入端，并且所述第二数据输入端连接到所述扫描段的输出端；第一测试输出端，连接到所述第一数据输出端，以将第二扫描移位数据传送到第二层；第二测试输入端，以从所述第二层接收第三扫描移位数据；第二多路复用器，所述第二多路复用器具有第三数据输入端...

【技术特征摘要】
2013.09.27 US 14/039,7891.一种单片堆叠集成电路(IC)，包括：位于所述单片堆叠集成电路的第一层中的高良率层(KGL)测试电路和扫描段，其中，所述第一层是所述单片堆叠集成电路的上层，所述高良率层测试电路包括：第一测试输入端，连接至所述扫描段的输入端，以接收第一扫描移位数据；第一多路复用器，所述第一多路复用器具有第一数据输入端、第二数据输入端、第一选择输入端和第一数据输出端，其中，所述第一数据输入端连接到所述第一测试输入端，并且所述第二数据输入端连接到所述扫描段的输出端；第一测试输出端，连接到所述第一数据输出端，以将第二扫描移位数据传送到第二层；第二测试输入端，以从所述第二层接收第三扫描移位数据；第二多路复用器，所述第二多路复用器具有第三数据输入端、第四数据输入端、第二选择输入端和第二数据输出端，其中，所述第三数据输入端连接到所述第二测试输入端，并且所述第四数据输入端连接到所述第一数据输出端；第二测试输出端，连接到第二数据输出端，以传送第四扫描移位数据；第一控制元件，连接到所述第一选择输入端；以及第二控制元件，连接到所述第二选择输入端。2.根据权利要求1所述的单片堆叠集成电路，其中：所述第一控制元件是：到所述第一层的输入端、或位于所述第一层中的可编程寄存器；以及所述第二控制元件是：到所述第一层的另一输入端、或位于所述第一层中的另一可编程寄存器。3.根据权利要求1所述的单片堆叠集成电路，其中，所述控制元件是使用以下方式中的一种编程的寄存器：第二扫描链，所述第二扫描链具有所述控制元件；IEEE1149.1接口；以及IEEE1500接口。4.根据权利要求1所述的单片堆叠集成电路，其中：所述第二层是以下之一：所述单片堆叠集成电路的基层和所述单片堆叠集成电路的另一上层；以及所述第一层位于所述第二层上方。5.根据权利要求1所述的单片堆叠集成电路，其中：所述扫描段不包括扫描触发器，从而所述第一多路复用器退化；以及所述第一测试输出端和所述第四数据输入端连接到所述第一测试输入端。6.根据权利要求1所述的单片堆叠集成电路，其中，所述扫描段基于寄存器。7.根据权利要求1所述的单片堆叠集成电路，其中：所述第一控制元件是固定值，从而所述第一控制元件和所述第一多路复用器退化；以及所述第一测试输出端和所述第四数据输入端连接到所述扫描段的输出端。8.根据权利要求1所述的单片堆叠集成电路，其中：所述控制元件是固定值，从而所述控制元件和所述多路复用器退化；以及所述第二测试输出端连接到所述扫描段的输出端。9.一种用于产生单片堆叠集成电路(IC)高良率层(KGL)测试模式的方法，所述方法包括：接收所述单片堆叠集成电路的电路设计，其中：所述电路设计包括第一层、第二层和扫描链；所述扫描链包括位于所述第一层中的第一扫描段和位于所述第二层中的第二扫描段；所述第二层包括：第一测试输入端，连接至所述第二扫描段的输入端；第一多路复用器，所述第一多路复用器具有第一数据输入端、第二数据输入端、第一选择输入端和第一数据输出端，其中，所述第一数据输入端连接到所述第一测试输入端，并且所述第二数据输入端连接到第二扫描段的输出端；第一测试输出端，连接至所述第一数据输出端；第二测试输入端；第二多路复用器，所述第二电路复用器具有第三数据输入端、第四数据输入端、第二选择输入端和第二数据输出端，其中，所述第三数据输入端连接到所述第二测试输入端，并且所述第四数据输入端连接到所述第一数据输出端；和第二测试输出端，连接到所述...

【专利技术属性】
技术研发人员：桑迪·库马·戈埃尔，阿肖克·梅赫塔，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71