一种硬件语言VHDL到MSVL的自动转换系统技术方案

一种硬件语言VHDL到MSVL的自动转换系统，其能够将VHDL语言程序文件转换成MSVL语言程序文件，所述转换系统包括，文件分析模块、词法分析模块、语法分析模块、信息存储模块、翻译模块、翻译结果字符串连接模块。VHDL程序转换为MSVL程序后，模型构造与性质描述使用同一种语言，使得验证在同一逻辑框架下进行，方便地实现对VHDL语言程序间接的模型检测。在转换的过程中，通过制定不同语法结构的转换规则，并通过一些额外的辅助手段将VHDL程序转换为了语义等价的MSVL程序，这样就可以通过对等价的MSVL程序进行仿真、建模和验证，来确保源VHDL程序的正确性。

【技术实现步骤摘要】
一种硬件语言VHDL到MSVL的自动转换系统
本专利技术涉及硬件描述语言VHDL语言
和编译原理
的词法分析和语法分析，具体涉及VHDL到MSVL的自动转换系统，用于将VHDL所描述的硬件电路程序转换到语义等价的MSVL代码。
技术介绍
VHDL全名Very-High-SpeedIntegratedCircuitHardwareDescriptionLanguage，诞生于1982年。1987年底，VHDL被IEEE和美国国防部确认为标准硬件描述语言。自IEEE-1076(简称87版)之后，各EDA公司相继推出自己的VHDL设计环境，或宣布自己的设计工具可以和VHDL接口。1993年，IEEE对VHDL进行了修订，从更高的抽象层次和系统描述能力上扩展VHDL的内容，公布了新版本的VHDL，即IEEE标准的1076-1993版本，简称93版。VHDL和Verilog作为IEEE的工业标准硬件描述语言，得到众多EDA公司支持，在电子工程领域，已成为事实上的通用硬件描述语言。VHDL主要用于描述数字系统的结构、行为、功能和接口。除了含有许多具有硬件特征的语句外，VHDL的语言形本文档来自技高网...

【技术保护点】
一种硬件语言VHDL到MSVL的自动转换系统，其能够将VHDL语言程序文件转换成MSVL语言程序文件，其特征在于：所述转换系统包括，文件分析模块：设有文件分析器，所述文件分析器分析VHDL程序文件的顶层文件绝对路径字符串，对这个字符串进行分析，得到所有需要翻译的文件，并分析文件之间的依赖关系，从而按照依赖关系决定翻译的顺序；词法分析模块：设有词法分析器，所述词法分析器使用正则表达式对VHDL源程序进行分析，识别源程序中的词素，如关键字、数值、字符串、标示符、运算符、间隔符以及注释符等，将其解析为记号流；语法分析模块：设有语法分析器，所述语法分析器通过语法文件构造产生式来识别VHDL中的语法结构...

【技术特征摘要】
1.一种硬件语言VHDL到MSVL的自动转换系统，其能够将VHDL语言程序文件转换成MSVL语言程序文件，其特征在于：所述转换系统包括，文件分析模块：设有文件分析器，所述文件分析器分析VHDL程序文件的顶层文件绝对路径字符串，对这个字符串进行分析，得到所有需要翻译的文件，并分析文件之间的依赖关系，从而按照依赖关系决定翻译的顺序；词法分析模块：设有词法分析器，所述词法分析器使用正则表达式对VHDL源程序进行分析，识别源程序中的词素，词素为:关键字、数值、字符串、标示符、运算符、间隔符以及注释符，将其解析为记号流；语法分析模块：设有语法分析器，所述语法分析器通过语法文件构造产生式来识别VHDL中的语法结构，并形成VHDL程序的语法树；信息存储模块：所述信息存储模块在构造VHDL程序语法树的过程中，对于VHDL程序中的变量、信号、常量信息进行存储，以便翻译模块进行查询和翻译；翻译模块：所述翻译模块通过在语法分析阶段识别出的语法结构，对VHDL源程序的信息进行有组织的访问，并将各语句节点逐个提取出交予对应的翻译子程序处理，翻译子程序根据每个语句节点的类型来确定翻译规则；翻译结果字符串连接模块：所述翻译结果字符串连接模块对翻译模块产生的字符串进行添加、修改、合并，形成最终的翻译结果字符串，并写入文件；还包括出错处理模块，在待翻译的VHDL程序出现词法错误和语法错误时，能够停止翻译过程，并将出错原因输出到指定文件中；使用所述的硬件语言VHDL到MSVL的自动转换系统，将硬件语言VHDL转换至MSVL语言的语言转换方法包括以下步骤，第一步：传入VHDL顶层文件的绝对路径，通过顶层文件所在路径，获取将要被翻译的所有文件，并将这些文件放入一个VHDL文件列表；第二步：读取VHDL文件列表中的文件，将VHDL源程序导入词法分析模块，并将程序中的词素转换为记号流；其中，词素包括VHDL中的关键字、运算符、分隔符、变量名、字面量和注释符；第三步：将所述记号流导入语法分析模块，使用自下而上的分析方法对记号流进行规约，从而识别VHDL中的语法结构；其中，语法结构包括基本表达式、执行语句、块结构、实体、结构体、包头、包体和子程序；第四步：将步骤三得到的语句的语法结构存储成语法树，所有语句的语法树集中管理，形成语法树集合，并且，将语法结构中的变量信息和类型信息存储到集合中；其中，语法树以二叉树的形式存储，变量信息存储在变量集合中，类型信息存储在类型集合中；其中，当一个文件语法规约完成时，需要在其中声明的变量名和类型名前面加上实体名和结构体名；第五步：将所述语法树集合作为输入，每次提取一个语法树结构传给翻译程序进行翻译，翻译程序根据语言转换规则将VHDL结构转换成对应的MSVL结构；第六步：提取变量集合中的变量，翻译成MSVL的变量声明语句，并将变量声明语句与第五步中翻译程序转换后各个部分的字符串进行合并，生成MSVL程序。2.如权利要求1所述的硬件语言VHDL到MSVL的自动转换系统，其特征在于:所述基本表达式包括算术表达式、逻辑表达式、关系表达式、符号表达式、属性表达式；所述执行语句包括顺序语句和并行语句；其中，顺序语句包括赋值语句、流程控制语句、wait语句、return语句、NULL语句、子程序调用语句；并行语句包括进程语句、块语句、并行信号赋值语句、并行过程调用语句、元件例化语句、生成语句。3.如权利要求2所述的硬件语言VHDL到MSVL的自动转换系统，其特征在于：所述流程控制语句包括if语句、case语句、next语句、loop语句、exit语句；所述并行信号赋值语句包括简单信号赋值语句、条件信号赋值语句和选择信号赋值语句；所述子程序调用语句包括函数调用语句和过程调用语句。4.如权利要求1所述的硬件语言VHDL到MSVL的自动转换系统,其特征在于：所述子程序包括过程和函数；所述块结构包括变量列表、结构体语句块、子程序定义、block块、进程块；所述转换规则包括对基本表达式、执行语句、块结构、实体、结构体、包头、包体、子程序结构转换规则。5.根据权利要求4所述的硬件语言VHDL到MSVL的自动转换系统，其特征在于:所述基本表达式的转换规则如下,假设e代表一个原子表达...

【专利技术属性】
技术研发人员：段振华，张康，田聪，王小兵，张南，黄伯虎，
申请(专利权)人：西安电子科技大学，
类型：发明
国别省市：陕西;61