等离子体CVD装置用的晶片加热器制造方法及图纸

本发明专利技术提供一种等离子体CVD装置用的晶片加热器，能够在晶片表面的整个面上以形成更均匀的膜厚的方式成膜。晶片加热器(10)由陶瓷制成，具备具有升降销通孔(11b)的晶片载置面(11a)，从晶片载置面(11a)侧开始依次埋设有等离子体CVD用的高频电路(13)和发热体电路(14)，在从与晶片载置面(11a)垂直的方向对这些高频电路(13)和发热体电路(14)这两个电路的图案进行投影的情况下，在形成于升降销通孔(11b)的周围且局部不存在高频电路(13)的环状区域内配置发热体电路(14)的一部分。

【技术实现步骤摘要】
等离子体CVD装置用的晶片加热器
本专利技术涉及半导体晶片的等离子体CVD(化emical Vapor D巧osition,化学气相 沉积）装置所使用的晶片加热器，特别是涉及埋设有高频电路W及发热体的晶片加热器。
技术介绍
-直W来，提出了在半导体设备的制造工序、检查工序中使用的晶片加热器的各 种结构。例如，作为等离子体CVD装置用的晶片加热器，如专利文献1所示，提出了将发热 体和等离子体电路埋设于不同层的大致圆板形状的晶片加热器，示出了如下技术：利用发 热体对放置于该晶片加热器的上表面的晶片载置面的半导体晶片进行加热，并且利用等离 子体电路在该晶片加热器的上部空间产生等离子体而对半导体晶片的表面进行成膜。 一般来说，在放置有半导体晶片并对其进行加热的上述晶片加热器中，设置有约 3?4处垂直地贯通晶片载置面的、也被称为升降销通孔的贯通孔，利用从该里出入的升降 销的上端部来支撑半导体晶片的下表面。由此来进行将处理前的半导体晶片放置于晶片载 置面或将处理完毕的半导体晶片从晶片载置面举起的操作。 专利文献1 ;日本特开2006-332068号公报 近年来，存在需求半导体设备的更高品质和更低价格的倾向，因此在对晶片表面 成膜时使膜的厚度在整个表面上变得均匀该一点被重视起来。但是，在升降销通孔的上部 空间内成膜时的等离子体的电场变弱，因此在晶片表面内的位于该升降销通孔的上方的部 分存在膜厚变薄的倾向，无法对晶片表面在整个表面成膜为均匀的膜厚。其结果是，在升降 销通孔的上方成膜的半导体芯片在检查阶段被判断为次品的概率变高，成为成品率降低的 原因。
技术实现思路
本专利技术鉴于W上现有情况，其目的在于提供一种等离子体CVD装置用的晶片加热 器，能够W在晶片表面的整个面上具有大致均匀的膜厚的方式进行成膜。 为了实现上述目的，本专利技术的晶片加热器由陶瓷制成，具备具有升降销通孔的晶 片载置面，该晶片加热器的特征在于，从上述晶片载置面侧开始依次埋设有等离子体CVD 用的高频电路和发热体电路，在从与上述晶片载置面垂直的方向对上述高频电路和发热体 电路该两个电路的图案进行投影的情况下，在形成于上述升降销通孔的周围且局部不存在 上述高频电路的环状区域内配置有上述发热体电路的一部分。 根据本专利技术，即使在升降销通孔的周围局部地不设置等离子体CVD用的高频电 路，也能够在晶片整个面上W大致均匀的膜厚成膜，因此能够提高半导体装置的成品率。 【附图说明】 图1是本专利技术的晶片加热器的一个具体例的立体图。 图2是图1的晶片加热器的纵剖视图。 图3是说明图1的晶片加热器的制造方法的立体图。 图4A是本专利技术的晶片加热器的升降销通孔周围的高频电路和发热体电路的图案 的投影图。 图4B是本专利技术的晶片加热器的升降销通孔周围的高频电路和发热体电路的其他 图案的投影图。 图5是现有的晶片加热器的升降销通孔周围的高频电路和发热体电路的图案的 投影图。 【具体实施方式】 首先列出本专利技术的实施方式来进行说明。本专利技术的实施方式的晶片加热器由陶瓷 制成，具备具有升降销通孔的晶片载置面，从上述晶片载置面侧开始依次埋设有等离子体 CVD用的高频电路和发热体电路，在从与上述晶片载置面垂直的方向对该些高频电路和发 热体电路该两个电路的图案进行投影的情况下，在形成于上述升降销通孔的周围且局部不 存在上述高频电路的环状区域内配置有上述发热体电路的一部分。 由此，即使在升降销通孔的周围局部地不设置等离子体CVD用的高频电路，也能 够在晶片的整个面上W大致均匀的膜厚成膜，因此能够提高半导体装置的成品率。在上述 本专利技术的晶片加热器中，优选上述环状区域的外径为10?40mm。由此能够更显著地起到上 述提高成品率的效果。 接着，参照附图对本专利技术的晶片加热器的一个具体例进行说明。图1所示的本发 明的一个具体例的晶片加热器10在进行等离子体CVD处理的未图示的真空腔室内设置于 圆筒形状的筒状支撑体20的上端部，由大致圆板形状的晶片保持体11构成，所述晶片保持 体11在上表面具有放置半导体晶片S的晶片载置面11a。在晶片保持体11设有沿其厚度 方向贯通的4个升降销通孔1化，利用从此出入的升降销12的升降来进行半导体晶片S的 放置、举起。另外，升降销的根数W及为此而设置的升降销通孔的数目不限于4个，3根升降 销也多被使用。 晶片保持体11由对腔室内所使用的腐蚀性气体的耐腐蚀性良好的陶瓷形成。作 为优选的陶瓷，可W列举出氧化铅、氮化铅、碳化娃、氮化娃、莫来石、莫来石-氧化铅复合 体等。其中尤其优选导热性、均热性优良并且对腐蚀性气体的耐腐蚀性也优良的氮化铅。氮 化铅是难烧结材料，因此即使含有少量的烧结助剂也没有关系。特别是含有1质量％ ^下 的纪等稀±类元素的陶瓷的烧结性优良，并且不易产生由烧结助剂造成的腐蚀。 在该晶片保持体11内，如图2所示，从晶片载置面11a侧开始依次相互分离地埋 设有高频电路（等离子体电路）13和发热体电路14。位于上侧的高频电路13与晶片载置 面11a平行地配置，其大致中央部与从晶片保持体11的背面侧的大致中央部插入的高频施 加用电极棒15的一端部连接。另一方面，位于下侧的发热体电路14也与晶片载置面11a 平行地配置，其两端部与从晶片保持体11的背面侧的大致中央部插入的加热器供电用电 极棒16的一端部连接。 筒状支撑体20 W将该些高频施加用电极棒15 W及加热器供电用电极棒16收容 于内侧的方式安装于晶片保持体11的下表面。筒状支撑体20的上下两端部分别形成有在 整周向外侧弯曲的凸缘部，在该凸缘部沿周向等间隔地设有多个螺栓插通孔。通过插通于 此的螺栓，将上侧凸缘部与晶片保持体11的背面结合，将下侧凸缘部与设置于真空腔室的 底部的金属凸缘17结合。优选在该些凸缘部的凸缘面上设置0型圈等密封部件，由此能够 将筒状支撑体20的内侧气密地密封，从而能够保护被收容在筒状支撑体20的内侧的高频 施加用电极棒15、加热器供电用电极棒16免受真空腔室内的腐蚀气体环境的腐蚀。 在晶片支持体11的上方W与晶片载置面11a相对的方式设有喷头18,从设置于该 喷头18的下表面的多个贯通孔向晶片载置面11a喷射等离子体的原料气体F。喷头18还 具有等离子体上部电极的作用，通过与作为等离子体下部电极的上述高频电路13之间的 放电将该原料气体F等离子化。由此，在对放置于晶片载置面11a的半导体晶片S进行加 热的同时，利用所产生的等离子体P对该半导体晶片S的表面进行基于等离子体CVD的成 膜。 高频电路13优选由锻W(鹤）、或者WW或Mo为主成分的金属铅或金属网形 成。另一方面，发热体电路14优选由锻W、或者WW或Mo为主成分的金属铅或金属线形 成。埋设有该些高频电路13 W及发热体电路14的晶片保持体11可W利用后金属化法 (post-metallization method)、粉末成型法（powder molding method)来制造。 在利用后金属化法制造的情况下，准备H张具有大致相同外径的圆板形状的优选 由氮化铅烧结板构成的陶瓷板，在其中两张板的单面侧分别利用W糊来本文档来自技高网...

【技术保护点】
一种晶片加热器，由陶瓷制成，具备具有升降销通孔的晶片载置面，该晶片加热器的特征在于，从上述晶片载置面侧开始依次埋设有等离子体CVD用的高频电路和发热体电路，在从与上述晶片载置面垂直的方向对上述高频电路和发热体电路这两个电路的图案进行投影的情况下，在形成于上述升降销通孔的周围且局部不存在上述高频电路的环状区域内配置有上述发热体电路的一部分。

【技术特征摘要】
2013.09.20 JP 2013-1961561. 一种晶片加热器，由陶瓷制成，具备具有升降销通孔的晶片载置面，该晶片加热器的 特征在于， 从上述晶片载置面侧开始依次埋设有等离子体CVD用的高频电路和发热体电路，在从...

【专利技术属性】
技术研发人员：三云晃，木村功一，夏原益宏，仲田博彦，
申请(专利权)人：住友电气工业株式会社，
类型：发明
国别省市：日本;JP