一种板卡装置制造方法及图纸

本发明专利技术公开了一种板卡装置，所述板卡装置具体包括：FPGA芯片和处理器，所述FPGA芯片具体包括GPIO控制寄存器和GPIO管脚，所述处理器具体包括外设接口；其中：所述处理器通过所述外设接口与所述FPGA芯片内部的所述GPIO控制寄存器连接，且所述处理器通过所述外设接口控制所述GPIO控制寄存器；所述GPIO控制寄存器与所述GPIO管脚连接，且所述GPIO控制寄存器控制所述GPIO管脚输出高电平或者低电平，和/或，读写指定状态。本发明专利技术实施例中，利用FPGA芯片的闲置资源，使得处理器可以通过操作FPGA芯片的GPIO控制寄存器的方式，完成JTAG接口时序的模拟，从而避免执行在线下载程序后返回失败，并可以实现FPGA固件的在线下载功能。

【技术实现步骤摘要】

本专利技术涉及通信
，尤其是涉及一种板卡装置。
技术介绍
FPGA(Field Programmable Gate Array，现场可编程门阵列)固件程序的烧写方法具体包括：生产过程中通过专用编程器，直接对配置芯片完成编程后进行安装。在单板JTAG(Joint Test Action Group，联合测试行为组织)扫描测试过程中，通过整板JTAG对FPGA固件程序进行烧写。在调试初期，由PC机配合专用的下载软件和JTAG线缆进行程序烧写。在单板运行过程中，通过处理器对FPGA芯片进行固件程序的在线下载。在处理器对FPGA芯片进行固件程序的在线下载方案中，如图1所示，处理器的GPIO(General Purpose Input Output，通用输入输出)管脚与FPGA芯片的JTAG接口之间存在硬件连接。在线下载功能由处理器通过操作GPIO管脚模拟JTAG下载时序的方式完成。FPGA芯片厂家通常会提供模拟JTAG在线下载时序的C程序包，用户根据处理器的GPIO操作方法，改写程序包中控制JTAG信号电平高低的接口程序，完成GPIO到JTAG信号的映射，并在操作系统环境中完成编译才能使用。进行固件程序在线下载时，将固件版本传入下载程序的文件接口，之后程序自动将固件版本转换为JTAG下载时序送至FPGA芯片，实现固件的更新和升级。现有技术中，电路板卡中的FPGA芯片固件程序的在线下载，由处理器通过自身GPIO接口模拟JTAG时序完成，但对于一些处理器模块(如COM Express(串行通讯端口专用)模块)，其GPIO接口速率极低(GPIO接口由模块内部I2C接口转换而来)，因此不能满足在线下载JTAG时序的要求，导致执行在线下载程序后返回失败，这种情况下无法实现FPGA固件的在线下载功能。
技术实现思路
本专利技术实施例提供一种板卡装置，以利用FPGA芯片的闲置资源，避免执行在线下载程序后返回失败，并可以实现FPGA固件的在线下载功能。本专利技术实施例提供一板卡装置，所述板卡装置具体包括：现场可编程门阵列FPGA芯片和处理器，所述FPGA芯片具体包括通用输入输出GPIO控制寄存器和GPIO管脚，所述处理器具体包括外设接口；其中：所述处理器通过所述外设接口与所述FPGA芯片内部的所述GPIO控制寄存器连接，且所述处理器通过所述外设接口控制所述GPIO控制寄存器；所述GPIO控制寄存器与所述GPIO管脚连接，且所述GPIO控制寄存器控制所述GPIO管脚输出高电平或者低电平，和/或，读写指定状态。本专利技术实施例中，所述外设接口的接口速率满足所述FPGA芯片对下载程序的速率要求，且所述外设接口具体包括：短管脚计数总线LPC接口、并行数据总线接口、并行地址总线接口。本专利技术实施例中，所述GPIO管脚具体包括第一GPIO子管脚，且所述第一GPIO子管脚用于连接FPGA程序加载控制信号；其中，所述FPGA程序加载控制信号的低脉冲能够触发所述FPGA芯片重新从配置芯片加载程序，并使在线下载更新后的固件程序生效。本专利技术实施例中，当偏移地址为第一偏移地址时，所述GPIO控制寄存器的类型为读或写类型，且所述处理器输出的比特0能够控制所述FPGA程序加载控制信号进行FPGA程序加载。所述FPGA芯片还具体包括JTAG接口；所述GPIO管脚还具体包括第二GPIO子管脚、第三GPIO子管脚、第四GPIO子管脚、第五GPIO子管脚；所述第二GPIO子管脚用于连接所述JTAG接口的测试时钟TCK信号，所述第三GPIO子管脚用于连接所述JTAG接口的测试模式选择TMS信号，所述第四GPIO子管脚用于连接所述JTAG接口的测试数据输入TDI信号，所述第五GPIO子管脚用于连接所述JTAG接口的测试数据输出TDO信号。本专利技术实施例中，当偏移地址为第二偏移地址时，所述GPIO控制寄存器的类型为读或写类型，且所述处理器输出的比特0能够控制所述TCK信号输出电平；当偏移地址为第三偏移地址时，所述GPIO控制寄存器的类型为读或写类型，且所述处理器输出的比特0能够控制所述TMS信号输出电平；当偏移地址为第四偏移地址时，所述GPIO控制寄存器的类型为读或写类型，且所述处理器输出的比特0能够控制所述TDI信号输出电平；当偏移地址为第五偏移地址时，所述GPIO控制寄存器的类型为读类型，且所述处理器输出的比特0能够表示所述TDO信号输入电平。所述板卡装置还具体包括：多路选择电路MUX和JTAG插座；其中，所述GPIO管脚与所述MUX连接，所述JTAG插座与所述MUX连接；在调试模式下，所述MUX断开所述MUX与所述GPIO管脚之间的连接，保持所述MUX与所述JTAG插座之间的连接，以使用下载线缆进行程序的下载更新；在正常模式下，所述MUX断开所述MUX与所述JTAG插座之间的连接，保持所述MUX与所述GPIO管脚之间的连接，以使能在线下载功能。所述MUX在接收到判决信号时，确定工作模式为调试模式；或者，所述MUX在未接收到所述判决信号时，确定工作模式为正常模式；或者，所述MUX在接收到判决信号时，确定工作模式为正常模式；或者，所述MUX在未接收到所述判决信号时，确定工作模式为调试模式。所述判决信号来自所述板卡装置的板内拨码或者跳线。所述板卡装置还具体包括：匹配网络；其中，所述MUX与所述匹配网络连接，且所述FPGA芯片内部的JTAG接口与所述匹配网络连接；在调试模式下，所述MUX将来自所述JTAG插座的JTAG信号通过所述匹配网络传输给所述JTAG接口；在正常模式下，所述MUX将来自所述GPIO管脚的JTAG信号通过所述匹配网络传输给所述JTAG接口。与现有技术相比，本专利技术实施例至少具有以下优点：本专利技术实施例中，利用FPGA芯片的闲置资源，在FPGA芯片中嵌入一个GPIO控制寄存器，并通过FPGA芯片内部的GPIO管脚将GPIO控制寄存器连接到FPGA芯片内部的JTAG接口，使得处理器可以通过操作FPGA芯片的GPIO控制寄存器的方式，完成JTAG接口时序的模拟，从而避免执行在线下载程序后返回失败，并可以实现FPGA固件的在线下载功能。上述方式可以利用FPGA芯片的闲置资源，无需额外增加芯片，节约单板的PCB(Printed Circuit Board，印制电路板)资源和成本。在实现FPGA在线升级功能时，上述方式无需占用处理器的GPIO资源，硬件电路设计简单，FPGA芯片内部的GPIO控制寄存器易于集成。在本文档来自技高网...

【技术保护点】
一种板卡装置，其特征在于，所述板卡装置具体包括：现场可编程门阵列FPGA芯片和处理器，所述FPGA芯片具体包括通用输入输出GPIO控制寄存器和GPIO管脚，所述处理器具体包括外设接口；其中：所述处理器通过所述外设接口与所述FPGA芯片内部的所述GPIO控制寄存器连接，且所述处理器通过所述外设接口控制所述GPIO控制寄存器；所述GPIO控制寄存器与所述GPIO管脚连接，且所述GPIO控制寄存器控制所述GPIO管脚输出高电平或者低电平，和/或，读写指定状态。

【技术特征摘要】
1.一种板卡装置，其特征在于，所述板卡装置具体包括：现场可编程门
阵列FPGA芯片和处理器，所述FPGA芯片具体包括通用输入输出GPIO控
制寄存器和GPIO管脚，所述处理器具体包括外设接口；其中：
所述处理器通过所述外设接口与所述FPGA芯片内部的所述GPIO控制寄
存器连接，且所述处理器通过所述外设接口控制所述GPIO控制寄存器；
所述GPIO控制寄存器与所述GPIO管脚连接，且所述GPIO控制寄存器
控制所述GPIO管脚输出高电平或者低电平，和/或，读写指定状态。
2.如权利要求1所述的板卡装置，其特征在于，所述外设接口的接口速
率满足所述FPGA芯片对下载程序的速率要求，且所述外设接口具体包括：
短管脚计数总线LPC接口、并行数据总线接口、并行地址总线接口。
3.如权利要求1所述的板卡装置，其特征在于，所述GPIO管脚具体包
括第一GPIO子管脚，且所述第一GPIO子管脚用于连接FPGA程序加载控制
信号；其中，所述FPGA程序加载控制信号的低脉冲能够触发所述FPGA芯
片重新从配置芯片加载程序，并使在线下载更新后的固件程序生效。
4.如权利要求3所述的板卡装置，其特征在于，当偏移地址为第一偏移
地址时，所述GPIO控制寄存器的类型为读或写类型，且所述处理器输出的比
特0能够控制所述FPGA程序加载控制信号进行FPGA程序加载。
5.如权利要求1所述的板卡装置，其特征在于，所述FPGA芯片还具体
包括联合测试行为组织JTAG接口；所述GPIO管脚还具体包括第二GPIO子
管脚、第三GPIO子管脚、第四GPIO子管脚、第五GPIO子管脚；
所述第二GPIO子管脚用于连接所述JTAG接口的测试时钟TCK信号，
所述第三GPIO子管脚用于连接所述JTAG接口的测试模式选择TMS信号，
所述第四GPIO子管脚用于连接所述JTAG接口的测试数据输入TDI信号，所
述第五GPIO子管脚用于连接所述JTAG接口的测试数据输出TDO信号。
6.如权利要求5所述的板卡装置，其特征在于，
当偏移地址为第二偏移地址时，所述GPIO...

【专利技术属性】
技术研发人员：王磊，宋建峰，
申请(专利权)人：大唐移动通信设备有限公司，
类型：发明
国别省市：北京;11