一种实现伽罗瓦域乘法的装置及其应用方法制造方法及图纸

本发明专利技术公开了一种实现伽罗瓦域乘法的装置及其应用方法。该装置包括都采用选择器、乘法器、异或电路组成的选择前段模块、选择组件模块和选择后段模块。因此，本发明专利技术电路简洁鲜明、方便管理和优化，降低硬件实现以及电路开发的复杂性，达到了无需额外复杂电路同时提高性能的目的，同时减少存储消耗，在增加了处理效率同时降低了处理时间，减少了操作次数。选择前段模块包括选择器、乘法器和异或电路，根据被乘数、选择乘数、伽罗瓦系数得选择前段输出。选择组件模块包括选择器、乘法器和异或电路，根据选择前段输出、乘数、伽罗瓦系数得选择组件输出。选择后段模块包括选择器和异或电路，根据选择组件输出、乘数得伽罗瓦域乘的输出结果。

【技术实现步骤摘要】

本专利技术属数字信号处理器
，涉及一种实现伽罗瓦域乘法的装置及其应用 方法，其是对伽罗瓦域乘法的硬件实现。
技术介绍
有限域包含有限个元素，且目前有限域乘法被广泛应用于密码学领域，许多加密 认证算法都利用了有限域乘法。F域为一种至少包含两个元素的有限域，在F域上有加法和 乘法两种算法操作被定义，且加法和乘法操作均为针对二元的算法操作。伽罗华域（GFQ) 为最小的有限域，只包含〇和1两个元素，同时加法和乘法都只进行模2操作，因此加法与 异或逻辑等效，可以用一个异或门来实现，而乘法等效于与逻辑，可以用一个与门实现。 有限域可以用非多项式P(X) = X1^PnrlXnr1+…+PfPtl来定义，令a G GF(2m)是 PU)的根，即PU) =〇则PU) =〇则称{la a a 1为多项式的基或标准基， GF(2m)中每个元素都可以根据多项式来表示，比如对于A = 可以表示为 A = 2?/ G ，其中ai即为基下的坐标，假设a = [I a…a m i]T，a =[已此… am-i]，贝丨J a = ct 声。 当加罗华域运算扩展应用到很多位时，计算就非常难以实现，同时硬件实现也会 变得不太容易。传统加罗华域乘法的硬件多采用通用处理器实现，因此高数据量的计算效 果主要受限于内部结构，这导致了计算性能无法大幅度提高。目前，伽罗华域的研究成果主 要针对于算法方面，尤其是关于通用多项式算法的各种优化。然而，至今的算法优化方式实 现起来的复杂度比较大，且优化结果也很难达到理想效果。
技术实现思路
本专利技术主要针对硬件的处理速度、硬件的实现简易度以及32位伽罗瓦域乘法算 法的易于实现度，提出，其采用64级32位选 择器组成的易于实现、结构简单的伽罗瓦域乘法的硬件实现。 本专利技术是通过以下技术方案实现的：一种实现伽罗瓦域乘法的装置，其包括： 选择前段模块，其包括2个32位第一选择器、1个第一乘法器和1个第一异或电 路；其中一个第一选择器根据被乘数rm的31位，选择乘数rm或者0，得到中间结果ppO ;该 第一乘法器对中间结果PP〇进行乘2操作，得到中间结果ppOO ;该第一异或电路对中间结 果PPOO和伽罗瓦系数进行异或操作，得到中间结果PPOl ;另一个第一选择器根据中间结果 pp〇的31位选择中间结果ppOO或者中间结果ppOl，得到中间结果ppl作为该选择前段模 块的输出； 选择组件模块，其包括30个选择组件，每个选择组件的电路完全相同且前后串 接，前一个选择组件输出作为后一个选择组件的输入，每个选择组件包括2个32位第二 选择器、1个第二乘法器和2个第二异或电路，在同一个选择组件中：其中一个第二异或电 路对前一级的中间结果ppi和乘数rm进行异或操作，得到中间结果ppiO,其中，i = 1，3， 2n-l，…，61，n为正整数，其中一个第二选择器根据被乘数rm的32位，选择中间结果ppi 或者中间结果ppi〇,得到中间结果PP (i+1)，该第二乘法器对中间结果PP (i+1)进行乘2操 作，得到中间结果PP(i+l)〇,另一个第二异或电路对中间结果PP(i+l)〇和伽罗瓦系数进行 异或操作，得到中间结果口口（1+1)1，另一个第二选择器根据中间结果口口（1+1)的31位选择 中间结果中间结果PP (i+1) 〇或者中间结果PP (i+1) 1，得到中间结果PP (i+2)作为相应选择 组件的输出；其中，该选择组件模块的输入为中间结果PPl，该选择组件模块的输出为中间 结果pp61 ; 选择后段模块，其包括1个32位第三选择器和1个第三异或电路，该第三异或 电路对该选择组件模块的输出即中间结果PP61和乘数rm进行异或操作，得到中间结果 pp610,该第三选择器根据被乘数rm的0位，选择中间结果pp61或者中间结果pp610,得到 伽罗瓦域乘的输出rs。 本专利技术还提供上述实现伽罗瓦域乘法的装置的应用方法，该应用方法包括以下步 骤： 一、选择前段： 其中一个第一选择器根据被乘数rm的31位，选择乘数rm或者0,得到中间结果 pp〇 ； 对中间结果ppO进行乘2操作，得到中间结果ppOO ; 对中间结果pp〇〇和伽罗瓦系数进行异或操作，得到中间结果ppOl ; 根据中间结果PPO的31位选择中间结果ppOO或者中间结果ppO 1，得到中间结果 PPl作为选择前段的输出； 二、前后依次进行的若干中间段，在每个中间段中： 对前一级的中间结果ppi和乘数rm进行异或操作，得到中间结果ppiO,其中，i = l，3,2n-l，…，61，n为正整数，其中一个第二选择器根据被乘数rm的32位，选择中间结果 ppi或者中间结果ppiO,得到中间结果pp(i+l); 对中间结果pp(i+l)进行乘2操作，得到中间结果pp(i+l)0,另一个第二异或电路 对中间结果PP(i+l)〇和伽罗瓦系数进行异或操作，得到中间结果PP(i+l)l ; 根据中间结果pp(i+l)的31位选择中间结果中间结果pp(i+l)0或者中间结果 PP(i+l)l，得到中间结果PP(i+2)作为相应选择组件的输出；其中，该选择组件模块的输入 为中间结果PP1，该选择组件模块的输出为中间结果PP61 ; 三、选择后段： 对该选择组件模块的输出即中间结果PP61和乘数rm进行异或操作，得到中间结 果 pp610 ; 根据被乘数rm的0位，选择中间结果pp61或者中间结果pp610,得到伽罗瓦域乘 的输出rs。 本专利技术通过择前段模块、选择组件模块和选择后段模块，每个模块又分别主要由 选择器、乘法器以及异或电路三种简单的逻辑运算部件组成，使得电路更加的简洁鲜明，方 便电路的管理和优化，降低硬件实现以及电路开发的复杂性，达到了无需额外复杂电路同 时提高性能的目的，同时减少存储消耗，在增加了处理效率同时降低了处理时间，减少了操 作次数。 【附图说明】 图1是本专利技术的实现伽罗瓦域乘法的装置的结构框图； 图2是图1中选择前段模块的结构示意图； 图3是图1中选择组件模块的其中一个选择组件的结构示意图； 图4是图1中选择后段模块的结构示意图； 图5是伽罗瓦域乘法指令功能框图。 【具体实施方式】 为了使本专利技术的目的、技术方案及优点更加清楚明白，以下结合附图及实施实例， 对本专利技术进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本专利技术， 并不用于限定本专利技术。 如图1所示，本专利技术的实现伽罗瓦域乘法的装置包括选择前段模块1、选择组件模 块2和选择后段模块3。三个模块分别由选择器、乘法器以及异或电路三种简单的逻辑运算 部件组成。 如图2所示，选择前段模块1包括2个32位第一选择器（MUX) 11、第一乘法器12 和第一异或电路13。 其中一个第一选择器11根据被乘数rm的31位，选择乘数rm或者0,得到中间结 果ppO。该第一乘法器12对中间结果ppO进行乘2操作，得到中间结果ppOO。该第一异或 电路13对中间结果ppOO和伽罗瓦系数（GPLYC)进行异或操作，得到中间结果ppOl。另一 个本文档来自技高网...

【技术保护点】
一种实现伽罗瓦域乘法的装置，其特征在于：其包括：选择前段模块，其包括2个32位第一选择器、1个第一乘法器和1个第一异或电路；其中一个第一选择器根据被乘数rm的31位，选择乘数rm或者0，得到中间结果pp0；该第一乘法器对中间结果pp0进行乘2操作，得到中间结果pp00；该第一异或电路对中间结果pp00和伽罗瓦系数进行异或操作，得到中间结果pp01；另一个第一选择器根据中间结果pp0的31位选择中间结果pp00或者中间结果pp01，得到中间结果pp1作为该选择前段模块的输出；选择组件模块，其包括30个选择组件，每个选择组件的电路完全相同且前后串接，前一个选择组件输出作为后一个选择组件的输入，每个选择组件包括2个32位第二选择器、1个第二乘法器和2个第二异或电路，在同一个选择组件中：其中一个第二异或电路对前一级的中间结果ppi和乘数rm进行异或操作，得到中间结果ppi0，其中，i＝1，3，2n‑1，…，61，n为正整数，其中一个第二选择器根据被乘数rm的32位，选择中间结果ppi或者中间结果ppi0，得到中间结果pp(i+1)，该第二乘法器对中间结果pp(i+1)进行乘2操作，得到中间结果pp(i+1)0，另一个第二异或电路对中间结果pp(i+1)0和伽罗瓦系数进行异或操作，得到中间结果pp(i+1)1，另一个第二选择器根据中间结果pp(i+1)的31位选择中间结果中间结果pp(i+1)0或者中间结果pp(i+1)1，得到中间结果pp(i+2)作为相应选择组件的输出；其中，该选择组件模块的输入为中间结果pp1，该选择组件模块的输出为中间结果pp61；选择后段模块，其包括1个32位第三选择器和1个第三异或电路，该第三异或电路对该选择组件模块的输出即中间结果pp61和乘数rm进行异或操作，得到中间结果pp610，该第三选择器根据被乘数rm的0位，选择中间结果pp61或者中间结果pp610，得到伽罗瓦域乘的输出rs。...

【技术特征摘要】
1. 一种实现伽罗瓦域乘法的装置，其特征在于：其包括： 选择前段模块，其包括2个32位第一选择器、1个第一乘法器和1个第一异或电路；其 中一个第一选择器根据被乘数rm的31位，选择乘数rm或者0,得到中间结果ppO;该第一乘 法器对中间结果PP〇进行乘2操作，得到中间结果ppOO ;该第一异或电路对中间结果ppOO 和伽罗瓦系数进行异或操作，得到中间结果PP〇l ;另一个第一选择器根据中间结果PP〇的 31位选择中间结果ppOO或者中间结果ppOl，得到中间结果ppl作为该选择前段模块的输 出； 选择组件模块，其包括30个选择组件，每个选择组件的电路完全相同且前后串接，前 一个选择组件输出作为后一个选择组件的输入，每个选择组件包括2个32位第二选择器、 1个第二乘法器和2个第二异或电路，在同一个选择组件中：其中一个第二异或电路对前一 级的中间结果ppi和乘数rm进行异或操作，得到中间结果ppiO,其中，i = l，3,2n-l,…， 61，n为正整数，其中一个第二选择器根据被乘数rm的32位，选择中间结果ppi或者中间 结果ppi0,得到中间结果PP (i+1)，该第二乘法器对中间结果PP (i+1)进行乘2操作，得到 中间结果PP (i+1) 〇,另一个第二异或电路对中间结果PP (i+1) 〇和伽罗瓦系数进行异或操 作，得到中间结果PP(i+l)l，另一个第二选择器根据中间结果PP(i+l)的31位选择中间结 果中间结果PP (i+1) 〇或者中间结果PP (i+1) 1，得到中间结果PP (i+2)作为相应选择组件 的输出；其中，该选择组件模块的输入为中间结果PP1，该选择组件模块的输出为中间结果 PP61 ； 选择后段模块，其包括1个32位第三选择器和1个第三异或电路，该第三异或电路对 该选择组件模块的输出即中间结果P...

【专利技术属性】
技术研发人员：王媛，马强，胡孔阳，刘小明，龚晓华，万晓佳，
申请(专利权)人：中国电子科技集团公司第三十八研究所，
类型：发明
国别省市：安徽;34