数据处理装置以及相关数据处理方法制造方法及图纸

本发明专利技术提供一种数据处理装置和数据处理方法。数据处理装置，包含压缩电路、率控制器以及输出接口。压缩电路，配置为生成多个压缩后的像素数据组，多个压缩后的像素数据组的每个从将压缩操作应用到像素组的像素数据来获得，其中像素组包含图片中的多个像素的部分；率控制器，配置为将比特率控制应用到每个压缩操作，其中率控制器根据不同的像素组之间的每个像素界限的位置，调整比特率控制；以及输出接口，配置为经由显示接口的多个显示端口分别输出多个压缩后的像素数据组。通过以上方案，可以有效地降低显示接口的功耗。

【技术实现步骤摘要】

所公开的本专利技术的实施例关于通过显示接口发送和接收数据，且更特别地，关于发送/接收压缩后的像素数据组的数据处理装置和相关数据处理方法。
技术介绍
显示接口位于第一芯片和第二芯片之间，以从第一芯片发送显示数据到第二芯片用于进一步处理。例如，第一芯片可以是主应用处理器，以及第二芯片可以是驱动集成电路(Integrated Circuit，简称IC)。显示数据可以是用于二维(2D)显示的单视图数据或用于三维(3D)显示的多视图数据。当显示面板支持更高显示分辨率时，可以实现具有更高分辨率的2D/3D显示。因此，通过显示接口发送的显示数据会具有更大的数据大小/数据率，这样必然会增加显示接口的功耗。如果主应用处理器和驱动IC均位于由电池装置供电的便携式装置(例如，智能手机)，则由于显示接口的增加的功耗，电池寿命会缩短。因此，需要可有效地降低显示接口的功耗的新颖的设计。
技术实现思路
有鉴于此，本专利技术特提供以下技术方案：本专利技术提供一种数据处理装置，包含：压缩电路，配置为生成多个压缩后的像素数据组，多个压缩后的像素数据组的每个从将压缩操作应用到像素组的像素数据来获得，其中像素组包含图片中的多个像素的部分；率控制器，配置为将比特率控制应用到每个压缩操作，其中率控制器根据不同的像素组之间的每个像素界限的位置，调整比特率控制；以及输出接口，配置为经由显示接口的多个显示端口分别输出多个压缩后的像素数据组。本专利技术还提供一种数据处理装置，包含：压缩电路，配置为生成多个压缩后的像素数据组，多个压缩后的像素数据组的每个根据压缩顺序从将压缩操作应用到像素组的像素数据来获得，其中像素组包含图片中的多个像素的部分，以及压缩顺序是根据像素组和相邻像素组之间的像素界限的位置来设定；以及输出接口，配置为经由显示接口的多个显示端口分别输出压缩后的像素数据组。本专利技术还提供一种数据处理装置，包含：压缩电路，配置为生成多个压缩后的像素数据组，多个压缩后的像素数据组的每个从将压缩操作应用到像素组的像素数据来获得，其中像素组包含图片中的多个像素的部分，以及至少两个像素组具有重叠像素；以及输出接口，配置为经由显示接口的多个显示端口分别输出压缩后的像素数据组。本专利技术还提供一种数据处理装置，包含：输入接口，配置为从显示接口的显示端口接收输入比特流，以及将输入比特流解包装为图片的压缩后的像素数据组；以及解压缩器，配置为解压缩压缩后的像素数据组以生成初步解压缩后的像素数据组，且丢弃对应于超越由数据处理装置驱动的目标显示区域的像素的初步解压缩后的像素数据组的部分，其中目标显示区域对应于图片的部分。本专利技术还提供一种数据处理方法，包含：生成多个压缩后的像素数据组，多个压缩后的像素数据组的每个从将压缩操作应用到像素组的像素数据来获得，其中像素组包含图片中的多个像素的部分；执行比特率控制，比特率控制是根据不同的像素组之间每个像素界限的位置来调整；以及经由显示接口的多个显示端口分别输出多个压缩后的像素数据组。本专利技术还提供一种数据处理方法，包含：生成多个压缩后的像素数据组，多个压缩后的像素数据组的每个根据压缩顺序从将压缩操作应用到像素组的像素数据来获得，其中像素组包含图片中的多个像素的部分，以及压缩顺序是根据像素组和相邻像素组之间的像素界限的位置来设定；以及经由显示接口的多个显示端口分别输出压缩后的像素数据组。本专利技术还提供一种数据处理方法，包含：生成多个压缩后的像素数据组，多个压缩后的像素数据组的每个从将压缩操作应用于像素组的像素数据来获得，其中像素组包含图片的多个像素的部分，以及至少两个像素组具有重叠像素；以及经由显示接口的多个显示端口分别输出压缩后的像素数据组。本专利技术还提供一种数据处理方法，包含：从显示接口的显示端口接收输入比特流，将输入比特流解包装为图片的压缩后的像素数据组；以及解压缩压缩后的像素数据组以生成初步解压缩后的像素数据组，以及丢弃对应于超越即将被驱动的目标显示区域的像素的初步解压缩后的像素数据组的部分，其中目标显示区域对应于所述图片的部分。通过以上方案，可以有效地降低显示接口的功耗。【附图说明】图1是图示根据本专利技术的实施例的数据处理系统的框图。图2是根据本专利技术的实施例的显示于图1中的应用处理器的示意图。图3是图示根据本专利技术的实施例的显示于图1的驱动IC中的一个的示意图。图4是图示根据本专利技术的实施例的率控制机制的示意图。图5是图示根据本专利技术的实施例的位置感知率控制机制的示意图。图6是图示根据本专利技术的实施例的显示于图1中的数据处理系统的控制和数据流的流程图。图7是图示根据本专利技术的实施例的修改的压缩机制的示意图。图8是图示根据本专利技术的实施例的显示于图1中的数据处理系统的另一控制和数据流的流程图。图9是图示基于另一像素数据分组设计由映射器执行的像素数据拆分操作的示意图。图10是图示根据本专利技术的实施例的显示于图1中的数据处理系统的又一控制和数据流的流程图。【具体实施方式】遍及整篇描述和下文的权利要求的某些术语用于指代特定部件。如本领域的技术人员意识到的，制造商可用不同的名称指代部件。此文档不打算区别名称不同但功能相同的部件。在下文的描述和权利要求中，术语“包括”和“包含”用于开放样式，且因此应该解释为意思是“包含，但不限于”。而且，术语“耦合”意于表示间接或直接电连接。因此，如果一个装置耦合到另一装置，那个连接可以通过直接电连接，或通过经由其它装置和连接的间接电连接。本专利技术提出将数据压缩应用到显示数据以及然后通过显示接口发送压缩后的显示数据。由于压缩后的显示数据的数据大小/数据率小于原始未压缩后的显示数据的数据大小/数据率，因此，显示接口的功耗相应地降低。当显示接口用于使用多个显示端口用于压缩后的数据传送时，一个图片的像素数据可以拆分为多个像素数据组，像素数据组可以压缩为多个压缩后的像素数据组，以及压缩后的像素数据组可以分别经由显示端口发送。本专利技术还提出图像质量改进方案，其能够使重建的图片在解压缩后的像素数据组的每个像素界限上具有更好的图像质量，其中每个解压缩后的像素数据组是基于经由一个显示端口发送的一个压缩后的像素数据组的解压缩结果获得的。进一步的细节将描述于以下。图1是图示根据本专利技术的实施例的数据处理系统的框图。数据处理系统100包含多个数据处本文档来自技高网...

【技术保护点】
一种数据处理装置，其特征在于，包含：压缩电路，配置为生成多个压缩后的像素数据组，所述多个压缩后的像素数据组的每个从将压缩操作应用到像素组的像素数据来获得，其中所述像素组包含图片中的多个像素的部分；率控制器，配置为将比特率控制应用到每个压缩操作，其中所述率控制器根据不同的像素组之间的每个像素界限的位置，调整所述比特率控制；以及输出接口，配置为经由显示接口的多个显示端口分别输出所述多个压缩后的像素数据组。

【技术特征摘要】
2013.08.13 US 61/865,345;2014.07.21 US 14/335,9561.一种数据处理装置，其特征在于，包含：
压缩电路，配置为生成多个压缩后的像素数据组，所述多个压缩后的像素
数据组的每个从将压缩操作应用到像素组的像素数据来获得，其中所述像素组
包含图片中的多个像素的部分；
率控制器，配置为将比特率控制应用到每个压缩操作，其中所述率控制器
根据不同的像素组之间的每个像素界限的位置，调整所述比特率控制；以及
输出接口，配置为经由显示接口的多个显示端口分别输出所述多个压缩后
的像素数据组。
2.如权利要求1所述的数据处理装置，其特征在于，所述显示接口是由移
动产业处理器接口标准化的显示串行接口或由视频电子标准协会标准化的嵌入
式显示端口。
3.如权利要求1所述的数据处理装置，其特征在于，就第一像素组和第二
像素组之间的特定像素界限而言，所述率控制器配置为将分配给第一压缩单元
的原始位预算增加调整值，以及将分配给第二压缩单元的原始位预算减少所述
调整值；所述第一压缩单元和所述第二压缩单元在所述第一像素组和所述第二
像素组的任何一个中是相邻压缩单元；以及所述第一压缩单元比所述第二压缩
单元更靠近所述特定像素界限。
4.一种数据处理装置，其特征在于，包含：
压缩电路，配置为生成多个压缩后的像素数据组，所述多个压缩后的像素
数据组的每个根据压缩顺序从将压缩操作应用到像素组的像素数据来获得，其
中所述像素组包含图片中的多个像素的部分，以及所述压缩顺序是根据所述像
素组和相邻像素组之间的像素界限的位置来设定；以及
输出接口，配置为经由显示接口的多个显示端口分别输出所述压缩后的像
素数据组。
5.如权利要求4所述的数据处理装置，其特征在于，所述显示接口是由移
动产业处理器接口标准化的显示串行接口或由视频电子标准协会标准化的嵌入
式显示端口。
6.如权利要求4所述的数据处理装置，其特征在于，所述压缩电路配置为
在压缩第二压缩单元之前压缩第一压缩单元，以及在压缩第四压缩单元之前压

\t缩第三压缩单元；所述第一压缩单元和所述第二压缩单元在所述像素组中是相
邻压缩单元，以及所述第一压缩单元比所述第二压缩单元更靠近所述像素界限；
以及所述第三压缩单元和所述第四压缩单元在所述相邻像素组中是相邻压缩单
元，以及所述第三压缩单元比所述第四压缩单元更靠近所述像素界限。
7.一种数据处理装置，其特征在于，包含：
压缩电路，配置为生成多个压缩后的像素数据组，所述多个压缩后的像素
数据组的每个从将压缩操作应用到像素组的像素数据来获得，其中所述像素组
包含图片中的多个像素的部分，以及至少两个像素组具有重叠像素；以及
输出接口，配置为经由显示接口的多个显示端口分别输出所述压缩后的像
素数据组。
8.如权利要求7所述的数据处理装置，其特征在于，所述显示接口是由移
动产业处理器接口标准化的显示串行接口或由视频电子标准协会标准化的嵌入
式显示端口。
9.一种数据处理装置，其特征在于，包含：
输入接口，配置为从显示接口的显示端口接收输入比特流，以及将所述输
入比特流解包装为图片的压缩后的像素数据组；以及
解压缩器，配置为解压缩所述压缩后的像素数据组以生成初步解压缩后的
像素数据组，且丢弃所述初步解压缩后的像素数据组的部分，其中所述初步解
压缩后的像素数据组的部分对应于超出由所述数据处理装置驱动的目标显示区
域的像素，所述目标显示区域对应于所述...

【专利技术属性】
技术研发人员：朱启诚，刘子明，
申请(专利权)人：联发科技股份有限公司，
类型：发明
国别省市：中国台湾;71