本发明专利技术公开了一种阵列基板、显示装置，属于显示技术领域，能够在保证显示装置的开口率的情况下防止漏光区域的出现。该阵列基板包括多个子像素单元对，其中每个子像素单元对包括两个位于同行且相邻的子像素单元；同一子像素单元对中，两个子像素单元的结构呈镜像对称，两个子像素单元之间设置有第一公共电极，所述第一公共电极形成不透光区域。本发明专利技术可用于液晶电视、液晶显示器、手机、平板电脑等显示装置。
【技术实现步骤摘要】
本专利技术涉及显示
，具体地说，涉及一种阵列基板、显示装置。
技术介绍
垂直配向(Vertical Alignment，简称VA)显示装置因其所具有的对比度高、可视角度大等优点而被广泛使用。一般VA显示装置包括阵列基板和彩膜基板，阵列基板上形成有纵横交错的栅线、数据线以及由栅线和数据线围成的子像素单元，彩膜基板上形成有对应子像素单元设置的彩膜以及对应栅线和数据线设置的黑矩阵。阵列基板和彩膜基板通过对盒将液晶分子封装在其中，形成显示装置的液晶面板。阵列基板和彩膜基板之间形成有电场，通过调整电场的强度来控制其间的液晶分子发生偏转，进而改变通过液晶分子层的光线的强度。不同强度的光与彩膜基板上的彩膜配合，显示装置即可显示彩色画面。其中，由于阵列基板和彩膜基板是依靠位于其四边的封框胶固定在一起，因此在显示区容易出现相对位移。当这种相对位移造成彩膜基板的黑矩阵无法有效地遮挡住阵列基板的数据线周边的漏光区时，就会发生“亮画面垂直方向上的黑画面出现漏光”的显示不良。通常我们称这种不良的显示效果为垂直串扰(V-Crosstalk)。具体的，液晶面板的阵列基板和彩膜基板偏移导致的垂直串扰原理如图1至5所示，其中，图1为现有的一种经过五次构图工艺得到的阵列基板上的子像素单元1的结构示意图。当该子像素单元1的数据线4传输的数据信号一直为低偏压(如图2所示)时，数据线4两侧就不会出现液晶偏转(如图3所示)，也就不会形成漏光区；当数据线4传输的数据信号时而为高偏压时而为低偏压(如图4所示)时，那么在数据线4传输的信号为高偏压期间整根数据线4的两侧都会发生液晶偏转，从而形成漏光区(如图5所示)。理想情况下，为实现子像素单元1的开口率(即子像素单元1允许光线通过的开口区面积和子像素单元1的整体面积之间的比例)最大化，设计者们都希望彩膜基板上的黑矩阵5恰好仅遮挡至子像素单元1的像素电极9的边缘即可(如图6所示)。但为了防止垂直串扰，通常的做法是加宽黑矩阵5的宽度，使得黑矩阵5向像素电极9的中心多延伸一段区域X1(如图7所示)。X1的值取决于阵列基板和彩膜基板发生相对位移的程度，而相对位移的程度取决于阵列基板和彩膜基板构成的液晶面板的具体情况，相对位移的程度一般在0～30微米之间，相对位移程度越高，垂直串扰发生的几率越高。通常X1取值在2～20微米之间，X1取值越大，开口率损失越多。然而，对于通常的子像素单元1而言(如图8所示)，由于像素电极9左右都设置有数据线4，导致每个子像素单元的开口区的面积损失值为2*X1*H1(H1为开口区的有效高度)，导致开口率的损失较大，降低显示装置的显示效果和出光效果。
技术实现思路
本专利技术的目的在于提供一种阵列基板、显示装置，能够在保证显示装置的开口率的情况下防止漏光区域的出现。本专利技术第一方面提供了一种阵列基板包括多个子像素单元对，其中每个子像素单元对包括两个位于同行且相邻的子像素单元；其中，同一子像素单元对中，两个子像素单元的结构呈镜像对称，两个子像素单元之间设置有第一公共电极，所述第一公共电极形成不透光区域。其中，子像素单元还包括位于子像素单元对的角落的薄膜晶体管，数据线位于两相邻的子像素单元对之间。其中，子像素单元包括像素电极；同一子像素单元对中，两个子像素单元的像素电极均与所述第一公共电极部分重叠。其中，子像素单元还包括与所述第一公共电极平行、位于像素电极另一侧的第二公共电极，第二公共电极与像素电极部分重叠。其中，子像素单元还包括电连接第二公共电极与第一公共电极的金属走线。其中，该阵列基板还包括为子像素单元的薄膜晶体管提供驱动信号的多条栅线，多条栅线均与数据线垂直、分别位于两行子像素单元之间，所述第一公共电极与栅线位于同一图层且绝缘。本专利技术带来了以下有益效果：在本专利技术实施例的技术方案中，第一公共电极所形成的不透光区域恰好对应两个子像素单元之间的区域，可防止同一子像素单元对中、两个子像素单元之间漏光区的出现。并且，由于第一公共电极与子像素单元均设置于阵列基板之上，因此，能够充分保证第一公共电极对同一子像素单元对中的两个子像素单元之间的遮光效果。此时，对于设置于对侧的彩膜基板之上的、对应于同一子像素单元对中的两个子像素单元之间的区域设置的黑矩阵而言，可保留原宽度甚至减小宽度，无需加宽，有效地提高了子像素单元的开口率。本专利技术第二方面提供了一种显示装置，包括上述的阵列基板，还包括与所述阵列基板配合的彩膜基板。其中，所述彩膜基板包括黑矩阵，所述黑矩阵的图形包括对应阵列基板的数据线设置的第一区域和连接第一区域的、对应栅线设置的第二区域。其中，所述第一区域部分覆盖对应的子像素单元的像素电极。其中，所述第一区域对子像素单元的像素电极的覆盖宽度为2～20微米。本专利技术的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本专利技术而了解。本专利技术的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。附图说明为了更清楚地说明本专利技术实施例中的技术方案，下面将对实施例描述中所需要的附图做简单的介绍：图1为现有技术中的子像素单元的平面示意图；图2为全黑显示时数据线电压伏值示意图；图3为对应图2的电压时的液晶面板的剖面结构示意图；图4为半白半黑显示时数据线电压伏值示意图；图5为对应图4的电压时的液晶面板的剖面结构示意图；图6为理想状态的黑矩阵与子像素单元的剖面配合示意图；图7为现有技术中的黑矩阵与子像素单元的剖面配合示意图；图8为对应图7的黑矩阵与子像素单元的平面配合示意图；图9为本专利技术提供的子像素单元对的平面示意图；图10为本专利技术提供的子像素单元对与黑矩阵的平面配合示意图一；图11为本专利技术提供的子像素单元对与黑矩阵的平面配合示意图二。附图标记说明：1—子像素单元； 2—第一公共电极； 3—薄膜晶体管；4—数据线； 5—黑矩阵； 6—第一区域；7—第二区域； 8—第三区域； 9—像素电极；10—第二公共电极； 11—金属走线； 12—栅线。具体实施方式以下将结合附图及实施例来详细说明本专利技术的实施方式，借此对本专利技术如何应用技术手段来解决技术问题，并达成技术效果的实现过程能充分理解并据以实施。需要本文档来自技高网...
【技术保护点】
一种阵列基板，其特征在于，包括多个子像素单元对，其中每个子像素单元对包括两个位于同行且相邻的子像素单元；同一子像素单元对中，两个子像素单元的结构呈镜像对称，两个子像素单元之间设置有第一公共电极，所述第一公共电极形成不透光区域。
【技术特征摘要】
1.一种阵列基板，其特征在于，包括多个子像素单元对，其中每个子像素
单元对包括两个位于同行且相邻的子像素单元；
同一子像素单元对中，两个子像素单元的结构呈镜像对称，两个子像素单元
之间设置有第一公共电极，所述第一公共电极形成不透光区域。
2.根据权利要求1所述的阵列基板，其特征在于，子像素单元还包括位于
子像素单元对的角落的薄膜晶体管，数据线位于两相邻的子像素单元对之间。
3.根据权利要求1所述的阵列基板，其特征在于，子像素单元包括像素电
极；
同一子像素单元对中，两个子像素单元的像素电极均与所述第一公共电极部
分重叠。
4.根据权利要求3所述的阵列基板，其特征在于，子像素单元还包括与所
述第一公共电极平行、位于像素电极另一侧的第二公共电极，第二公共电极与像
素电极部分重叠。
5.根据权利要求4所述的阵列基板，其特征在于，子像素单元还...
【专利技术属性】
技术研发人员：郑华，
申请(专利权)人：深圳市华星光电技术有限公司，
类型：发明
国别省市：广东;44
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。