管理处理系统中的页表条目技术方案

一种方法，包括：通过处理器标识用于将虚拟地址转换为主存储地址的页表的第一页表条目(PTE)，所述页表包括与第二页表条目连续的第二页表条目；用处理器确定所述第一PTE是否可以与第二PTE结合，所述确定基于主存储的各个页为连续的；以及在页表中设置标记，所述标记用于指示由第一PTE和第二PTE所标识的主存储页是连续的。

【技术实现步骤摘要】
【国外来华专利技术】【专利摘要】一种方法，包括：通过处理器标识用于将虚拟地址转换为主存储地址的页表的第一页表条目(PTE)，所述页表包括与第二页表条目连续的第二页表条目；用处理器确定所述第一PTE是否可以与第二PTE结合，所述确定基于主存储的各个页为连续的；以及在页表中设置标记，所述标记用于指示由第一PTE和第二PTE所标识的主存储页是连续的。【专利说明】管理处理系统中的页表条目
本专利技术涉及管理处理系统中的存储器页表，并且更具体地涉及结合处理系统中的 页表条目。
技术介绍
包括中央处理单元（CPU)的处理器可W使用转换备用缓冲器（TLB)作为改进虚拟 地址转换速度的高速缓存。TLB用于映射虚拟和物理地址空间，并且包括将虚拟地址映射到 物理地址的页表条目。 [000引在计算机系统中使用若干地址转换机制。例如，在IBM的PowerPC饭中，由 通过选择与有效地址相关联的ESID表条目、并使用条目W通过散列算法来定位页表条 目组而找到的页表条目，将有效地址转换为对应的真实地址。又例如，在同样为IBM的 zArchi化Cture⑥中，通过转换表的层次，将有效地址转换为对应的真实地址，通过有效地 址的一部分来索引转换表，W找到所述层次的下一转换表的地址，直到获得真实（或绝对） 地址。因此，PowerPC地址转换将（大范围的存储器（264字节）的）64位有效地址映射在 仅仅2级中（SLB表条目和页表条目），而zArchitec化re层次地址转换需要5个表来转换 大的有效地址范围（2 64字节）。两个地址转换机制都对相应的操作系统提供优点。 通过引用合并于此的 EP6903861A 1996-01-03"AcMress translator and method of operation"教导了 CAM/SRAM结构（44)，其执行与分段/分页寻址方案兼容但仅需要单 个查找步骤的地址转换。有效至真实地址转换器中的每个条目具有两个CAM字段巧SID， EPI)，其将输入段标识符和输入页标识符与所存储的段标识符和所存储的页标识符分别独 立地进行比较。如果两个比较都相等，则ERAT输出与存储的段-存储的页对相关联的存储 的真实地址字段（DATA)。在无效操作期间，ERAT可基于段或页粒度，通过分别要求段或页 CAM字段匹配来使所存储的转换无效。 通过引用合并于此的 US8103851B2 2012-01-24 "Dynamic acMress translation with translation table entry format control for identifying format of the translation t油Ie entry"教导了增强的动态地址转换设备。在一个实施例中，获得要转 换的虚拟地址和转换表层次的转换表的初始源地址。使用虚拟地址的索引部分来参考转换 表中的条目。如果转换表条目中包含的格式控制字段被启用，则表条目包含大小为至少IM 字节的大数据块的峽地址。峽地址然后与虚拟地址的偏移部分相组合W形成主存储或存储 器中的小的4K字节的数据块的转换后的地址。
技术实现思路
实施例包括通过执行包括W下步骤的方法来管理页表条目的方法、系统和计算机 程序产品，所述步骤包括；通过处理器标识用于将虚拟地址转换为主存储地址的页表的第 一页表条目（PTE)，所述页表包括与第二页表条目连续的第二页表条目；用处理器确定第 一PTE是否可W与第二PTE结合，所述确定基于主存储的各个页为连续的；W及在页表中设 置标记，所述标记用于指示由第一 PTE和第二PTE所标识的主存储页是连续的。执行虚拟地 址的地址转换包括；基于虚拟地址，获得第一PTE 及在没有访问第二PTE的情况下，基于 所述标记，使用第一PTE来将虚拟地址转换为第一页和第二页。执行转换备用缓冲器（TLB) 无效指令，用于使与第一 PTE和第二PTE相关联的TLB条目无效。开始用于页表中的第一页 表条目（PT巧中存储的第一虚拟地址的存储器访问例程，其中，所述存储器访问例程执行： 定位页表中的第一PTE ;用处理器确定是否设置了与第一PTE相关联的标记；基于确定在第 一 PTE中设置了标记，标识与页表相关联的大页的大页尺寸，其中大页由包括所述第一页 和所述第二页的连续页组成；基于确定设置了与第一 PTE相关联的标记，标识指向大页的 开始位置的第H PTE ; W及基于确定设置了与第一 PTE相关联的标记，获得由指向页的开始 位置的第H PTE标识的主存储的大页的物理地址。在TLB中存储转换信息、标记信息和所 述物理地址；W及使用所存储的转换信息来转换与大页相关联的虚拟地址。在多个PTE中 设置标记，所述标记指示由所述多个PTE标识的主存储页是连续的，所述多个PTE包括第一 PTE和第二PTE的每个。PTE是转换表层次的页表中的第H PTE、或PTE组中的第四PTE的 任一个，每个第四PTE具有标识关联的虚拟地址的字段。 通过本专利技术的技术实现另外的特征和优点。该里详细描述本专利技术的其他实施例和 方面，并且其被认为是所要求保护的本专利技术的一部分。为了更好地理解本专利技术及其优点和 特征，参照说明书和附图。 【专利附图】【附图说明】 现在，将参照附图仅通过示例描述本专利技术的实施例，附图中： 图1图示根据本专利技术实施例的处理系统； 图2A图示使用散列PTE任owe巧C)方法映射到物理存储器的虚拟存储器（VM)的 局级视图的W例； 图2B图示用于生成虚拟地址的方法的示例； [001引图2C图示由化wer ISA使用的散列页表她T)转换结构的示例； 图3描绘层次转换机制； 图4图示高级转换表的索引检索（indexing); 图5A和5B包括根据本专利技术实施例的示例性页表； 图5C图示页表的另一示例性实施例； 图6图示根据本专利技术实施例的、用于在图5A的页表中创建条目的示例性方法的框 图； [001引图7图示根据本专利技术实施例的、用于使用图5B的页表访问存储器位置的示例性方 法的框图； 图8图示根据本专利技术实施例的、用于使用图5B的页表删除或无效PTE的示例性方 法的框图； 图9包括页表的另一不例性实施例； 图10图示用于使用图9的页表访问存储器位置的示例性方法的框图；W及 图11图示计算机程序产品的示例性实施例。 【具体实施方式】 之前的系统已经使用大页支持（例如，大于4kB的页）W允许转换更多存储器，而 没有转换备用缓冲器（TLB)未中（miss)。然而，之前的系统使用来自操作系统的直接的支 持W使用大页。该样的安排可能导致当在系统中使用不同的页尺寸时出现问题。下面所述 的实施例允许在系统的硬件中直接管理大页，使得操作系统不需要在操作系统级并入大页 管理。因此，可W实现TLB的更高利用，该是因为，给定数量的TLB条目可W转换更大的地 址空间。 在另一实施例中，大页通过操作系统直接分配，但不能通过页表格式和尺寸表示。 其示例可W是根表中的大页，其中大页对应于小数目的倍数（small-number multiple)(并 且小于由根表中的级转换的存储器区域）。 现在转向图本文档来自技高网...

【技术保护点】
一种用于管理处理系统中的页表条目的方法，包括：通过处理器标识用于将虚拟地址转换为主存储地址的页表的第一页表条目(PTE)，所述页表包括与第二页表条目连续的第二页表条目；用处理器确定第一PTE是否可以与第二PTE结合，所述确定基于主存储的各个页为连续的；以及在页表中设置标记，所述标记用于指示由第一PTE和第二PTE所标识的主存储页是连续的。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：AJ拜贝尔，MK格施温德，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：美国;US