半导体器件制造技术

一种半导体器件，包括：至少一个半导体芯片、连接至该至少一个半导体芯片的栅极布线、连接至该至少一个半导体芯片的第一布线以及连接至该至少一个半导体芯片的第二布线。第一和第二布线沿栅极布线延伸。第一布线布置在栅极布线和第二布线之间。第一布线是最接近栅极布线的布线。栅极布线的与第一布线相对的第一部分短于栅极布线的与第二布线相对的第二部分。

【技术实现步骤摘要】
【国外来华专利技术】半导体器件
本专利技术涉及一种半导体器件。
技术介绍
已知作为半导体器件的一个实例是一种配备有MOSFET的半导体芯片的半导体器件(参见专利文献1)。在这种半导体器件中，安装在管芯焊盘上的半导体芯片通过栅极线连接至栅极引线，并且通过多个源极线连接至源极引线。引证专利文献列表专利文献[专利文献1]日本专利公布No.4746061
技术实现思路
技术问题在上述半导体中，最接近栅极线的源极线具有等于和长于其他源极线的长度。因此，当流过多个源极线的电流随时间变化时，由于电磁效应，栅极线更易受从多个源极线接收的互感的影响。因此，在上述半导体器件中，施加至栅极线的栅电压更随时间波动。本专利技术的一个目的是提供一种半导体器件，其能抑制栅电压随时间波动。问题的解决方法根据本专利技术一个方面的半导体器件包括至少一个半导体芯片、连接至该至少一个半导体芯片的栅极布线、连接至该至少一个半导体芯片的第一布线以及连接至该至少一个半导体芯片的第二布线，其中第一和第二布线沿栅极布线延伸，其中第一布线布置在栅极布线和第二布线之间，其中第一布线是最接近栅极布线的布线，并且其中栅极布线的与第一布线相对的第一部分短于栅极布线的与第二布线相对的第二部分。栅极布线的第一部分可以是位于栅极布线和从第一布线的给定点引出至栅极布线的垂线之间的交点处的部分。栅极布线的第二部分可以是位于栅极布线和从第二布线的给定点引出至栅极布线的垂线之间的交点处的部分。当流过第一和第二布线的电流随时间变化时，因为电磁效应，因此栅极布线易受从第一和第二布线接收的互感的影响。因此，半导体芯片的栅电压随时间波动。互感由栅极布线和第一和第二布线之间的距离以及栅极布线的与第一和第二布线相对的部分的长度决定。随着栅极布线和第一和第二布线之间的距离更短，互感变得更大。随着栅极布线的与第一和第二布线相对的部分的长度更长，互感变得更大。在半导体器件中，栅极布线的与最接近栅极布线的第一布线相对的第一部分的长度d1短于栅极布线的与第二布线相对的第二部分的长度d2。因此，由于电磁效应而由栅极布线从第一布线接收的互感更小，由此抑制栅电压随时间波动。该至少一个半导体芯片可以包括多个半导体芯片；该多个半导体芯片可以沿第一方向布置；并且，相对于在彼此相邻的半导体芯片之间的沿与第一方向垂直的第二方向延伸的轴，在一侧上的栅极布线、第一布线以及第二布线可以与另一侧上的栅极布线、第一布线以及第二布线反转地布置。这均匀化了由半导体芯片的栅极布线由于电磁效应而从第一和第二布线接收的互感的影响，由此降低在彼此相邻的半导体芯片之间的栅电压的波动。至少一个半导体芯片可以由包含宽带隙半导体的材料制成。与由硅制成的半导体芯片相比，这允许更大的电流流过第一和第二布线。因此，在宽带隙半导体中，栅电压趋于随时间更大地波动，这通过抑制栅电压随时间波动而产生更大的效果。半导体器件进一步包括连接至栅极布线的布线图案。在这种情况下，将半导体芯片和布线图案之间的距离设定得更小可以降低栅极布线的长度。这使得栅极布线较不易受由于电磁效应而从第一和第二布线接收的互感的影响，由此进一步限制栅电压随时间波动。半导体器件进一步包括电连接至栅极布线的第一引线、电连接至第一和第二布线的第二引线以及具有用于安装至少一个半导体芯片的芯片安装表面的管芯焊盘。对于配备有引线的半导体器件来说，典型的困难是将栅极布线与第一和第二布线充分分开。因此，在配备有引线的半导体器件中，栅电压趋于更随时间波动，这通过抑制栅电压随时间波动而产生更大的效果。专利技术的有益效果根据本专利技术，可以提供能抑制栅电压随时间波动的半导体器件。附图说明图1是示意性图示根据第一实施例的半导体器件的平面图；图2是图示在根据第一实施例的半导体器件中的栅电压随时间波动的实例的图表；图3是示意性图示用于参考的半导体器件的平面图；图4是图示在用于参考的半导体器件中的栅电压随时间波动的实例的图表；图5是示意性图示根据第二实施例的半导体器件的平面图；以及图6是示意性图示用于参考的半导体器件的平面图。具体实施方式在下文中，将参考附图详细解释本专利技术的实施例。在附图的说明中，将以相同的附图标记表示相同或等效的组成部分，同时省略它们的重复说明。图1、3、5和6图示XYZ正交坐标系。第一实施例图1是示意性图示根据第一实施例的半导体器件的平面图。图1中图示的半导体器件10是树脂密封型半导体器件。半导体器件10包括多个半导体芯片14a至14d。半导体芯片14a至14d可以并联连接。半导体器件10可以配备有管芯焊盘12，管芯焊盘12具有用于安装半导体芯片14a至14d的芯片安装表面12a。管芯焊盘12可以电连接至半导体芯片14a至14d。管芯焊盘12例如形成为板状。芯片安装表面12a例如是矩形的。用于管芯焊盘12的材料的实例包括诸如铜(Cu)和铜合金的金属。管芯焊盘12可以形成有在厚度方向上通过其贯穿的贯通孔26。贯通孔26例如是当利用螺钉将半导体器件10固定至另一构件(例如热沉)时用于通过其插入螺钉的孔。半导体芯片14a至14d在预定位置处安装在芯片安装表面12a上。半导体芯片14a至14d的实例包括诸如双极晶体管、MOS-FET以及绝缘栅双极晶体管(IGBT)的晶体管以及诸如pn结二极管和肖特基势垒二极管的二极管。半导体芯片14a至14d可以通过接合层安装在芯片安装表面12a上，接合层由包括含铅金属焊料、无铅金属焊料、导电树脂等的材料构成。用于半导体芯片14a至14d的材料的实例包括宽带隙半导体以及诸如硅的其他半导体。宽带隙半导体具有大于硅的带隙。宽带隙半导体的实例包括碳化硅(SiC)、氮化镓(GaN)以及金刚石。半导体芯片14a至14d的每一个都可以具有栅极电极焊盘GP以及电极焊盘SP。栅极电极焊盘GP可以形成在半导体芯片14a至14d的主面上的一个端部。栅极配线GL可以连接至栅极电极焊盘GP。电极焊盘SP可以形成在半导体芯片14a至14d的主面上的没有栅极电极焊盘GP和栅极配线GL的区域中。当半导体芯片14a至14d包括MOS-FET时，电极焊盘SP对应于源极电极焊盘。当半导体芯片14a至14d包括IGBT时，电极焊盘SP对应于发射极电极焊盘。半导体芯片14a至14d的整个背面例如都形成有诸如漏极电极焊盘或集电极电极焊盘的另一电极焊盘。栅极布线30a、第一布线32a以及第二布线34a连接至半导体芯片14a。栅极布线30a可以连接至半导体芯片14a的栅极电极焊盘GP。第一布线32a和第二布线34a可以连接至半导体芯片14a的电极焊盘SP。类似地，栅极布线30b至30d可以分别连接至半导体芯片14b至14d的栅极电极焊盘GP。第一布线32b至32d可以分别连接至半导体芯片14b至14d的电极焊盘SP。第二布线34b至34d可以分别连接至半导体芯片14b至14d的电极焊盘SP。第一布线32a至32d以及第二布线34a至34d是用于将电流供应至半导体芯片14b至14d的布线。栅极布线30a至30d是用于开关流过第一布线32a至32d以及第二布线34a至34d的布线。第一布线32a至32d以及第二布线34a至34d可以分散布置在电极焊盘SP上，以便抑制电流集中。第一布线32a至32d以及第二布线34a至34d沿栅极布线30a至30d延本文档来自技高网...

【技术保护点】
一种半导体器件，包括：至少一个半导体芯片；栅极布线，所述栅极布线连接至所述至少一个半导体芯片；第一布线，所述第一布线连接至所述至少一个半导体芯片；以及第二布线，所述第二布线连接至所述至少一个半导体芯片；其中，所述第一布线和所述第二布线沿所述栅极布线延伸；其中，所述第一布线布置在所述栅极布线和所述第二布线之间；其中，所述第一布线是最接近所述栅极布线的布线；并且其中，所述栅极布线的与所述第一布线相对的第一部分短于所述栅极布线的与所述第二布线相对的第二部分。

【技术特征摘要】
【国外来华专利技术】2012.06.28 JP 2012-1451461.一种半导体器件，包括：至少一个半导体芯片；栅极布线，所述栅极布线连接至所述至少一个半导体芯片；第一布线，所述第一布线连接至所述至少一个半导体芯片；以及第二布线，所述第二布线连接至所述至少一个半导体芯片；其中，所述第一布线和所述第二布线沿所述栅极布线延伸；其中，所述第一布线布置在所述栅极布线和所述第二布线之间；其中，所述第一布线是最接近所述栅极布线的布线；并且其中，所述栅极布线的与所述第一布线相对的第一部分短于所述栅极布线的与所述第二布线相对的第二部分，其中，所述至少一个半导体芯片包括多个半导体芯片；其中，所述多个半导体芯片被沿着第一方向来布置；并且其中，相对于在彼此相邻的半导体芯片之间的沿与所述第一方向垂直的第二方向延伸的轴，一...

【专利技术属性】
技术研发人员：道越久人，平方宣行，野津浩史，
申请(专利权)人：住友电气工业株式会社，
类型：发明
国别省市：日本;JP