一种存储电路，具备：双稳态电路(30)，存储数据；非易失性元件(MTJ1、MTJ2)，将存储在上述双稳态电路中的数据非易失性地进行保存，并将非易失性地保存的数据恢复到上述双稳态电路中；和判定部(50)，在上述双稳态电路与上述非易失性元件的数据一致的情况下，不将上述双稳态电路的数据保存于上述非易失性元件中，在上述双稳态电路与上述非易失性元件的数据不一致的情况下，将上述双稳态电路的数据保存于上述非易失性元件中。
【技术实现步骤摘要】
【国外来华专利技术】【专利摘要】一种存储电路，具备：双稳态电路(30)，存储数据；非易失性元件(MTJ1、MTJ2)，将存储在上述双稳态电路中的数据非易失性地进行保存，并将非易失性地保存的数据恢复到上述双稳态电路中；和判定部(50)，在上述双稳态电路与上述非易失性元件的数据一致的情况下，不将上述双稳态电路的数据保存于上述非易失性元件中，在上述双稳态电路与上述非易失性元件的数据不一致的情况下，将上述双稳态电路的数据保存于上述非易失性元件中。【专利说明】存储电路
本专利技术涉及存储电路，例如涉及具备双稳态电路和非易失性元件的存储电路。
技术介绍
公知有以下存储装置:将在SRAM (Static Ramdom Access Memory)的双稳态电路中存储的数据非易失性地保存于强磁性隧道结元件(MTJ)中，切断双稳态电路的电源。然后，接通双稳态电路的电源时，将数据从MTJ恢复到双稳态电路(例如专利文献I)。通过将该存储装置用于微处理器、大规模集成电路、微型控制器、FPGA(Field Programmable GateArray)或者 CMOS (Complementary Metal Oxide Semiconductor)逻辑电路等中，能够削减耗电量。 现有技术文献 专利文献 专利文献1:国际公开2009/028298号
技术实现思路
专利技术所要解决的课题 在专利文献I的存储电路中，由于能够将双稳态电路的数据非易失性地保存于MTJ中，因此能够切断双稳态电路的电源。由此，能够大幅抑制待机时的耗电。但是，在接通电源的期间，与普通的SRAM相比耗电量变大。 本专利技术正是鉴于上述课题而提出，其目的在于削减耗电量。 用于解决课题的手段 本专利技术的存储电路的特征在于，具备:双稳态电路，存储数据；非易失性元件，非易失性地保存存储在上述双稳态电路中的数据，并将非易失性地保存的数据恢复到上述双稳态电路中；和控制部，在上述双稳态电路与上述非易失性元件的数据一致的情况下，不将上述双稳态电路的数据保存于上述非易失性元件中，在上述双稳态电路与上述非易失性元件的数据不一致的情况下，将上述双稳态电路的数据保存于上述非易失性元件中。根据本专利技术，能够削减耗电量。 在上述结构中，能够设为上述非易失性元件通过改变电阻值来保存上述双稳态电路的数据的结构。 在上述结构中，能够设为以下结构:上述控制部判定上述双稳态电路与上述非易失性元件的数据是否一致，在判定为一致的情况下，不将上述双稳态电路的数据保存于上述非易失性元件中，在判定为不一致的情况下，将上述双稳态电路的数据保存于上述非易失性元件中。 在上述结构中，能够设为以下结构:上述非易失性元件的一端与上述双稳态电路内的节点连接，而另一端与控制线连接，上述控制部基于在上述双稳态电路中存储数据时的上述控制线的电压，判定上述双稳态电路与上述非易失性元件的数据是否一致。 在上述结构中，能够设为以下结构:上述双稳态电路包括相辅的第I节点以及第2节点，上述非易失性元件包括:一端与上述第I节点连接且另一端与上述控制线连接的第I非易失性元件；和一端与上述第2节点连接且另一端连接在与上述控制线之间的第2非易失性元件。 在上述结构中，能够设为以下结构:具备读出上述双稳态电路的数据的读出电路，上述控制部基于上述读出电路的输出和上述控制线的电压，判定上述双稳态电路与上述非易失性元件的数据是否一致。 在上述结构中，能够设为以下结构:上述双稳态电路包括相辅的第I节点以及第2节点，上述控制线包括第I控制线和第2控制线，上述非易失性元件包括:一端与上述第I节点连接且另一端与第I控制线连接的第I非易失性元件；和一端与上述第2节点连接且另一端连接在与第2控制线之间的第2非易失性元件，上述控制部基于上述读出电路的输出和上述第I控制线以及上述第2控制线的电压，判定上述第I非易失性元件与上述第2非易失性元件的数据是否矛盾。 在上述结构中，能够设为以下结构:上述控制部在接收到跳跃信号的情况下，不进行上述双稳态电路与上述非易失性元件的数据是否一致的判定。 本专利技术的存储电路的特征在于，具备:多个单元，每个单元具有存储数据的双稳态电路和多个非易失性元件，该非易失性元件非易失性地保存存储在上述双稳态电路中的数据，并将非易失性地保存的数据恢复到上述双稳态电路中；和控制部，上一次在上述双稳态电路中恢复数据之后，没有易失性地重写多个上述双稳态电路的数据的情况下，在多个上述单元中不将上述双稳态电路的数据保存于上述非易失性元件中，在重写了多个上述双稳态电路的至少一个的数据的情况下，在多个上述单元的至少一部分，将上述双稳态电路的数据保存于上述非易失性元件中。根据本专利技术，能够削减耗电量。 在上述结构中，能够设为以下结构:上述控制部判定在上一次在上述双稳态电路中恢复数据之后多个上述双稳态电路的数据是否被易失性地重写，在判定为没有被重写的情况下，在多个上述单元中不将上述双稳态电路的数据保存于上述非易失性元件中，在判定为被重写的情况下，在多个上述单元的至少一部分，将上述双稳态电路的数据保存于上述非易失性元件中。 在上述结构中，能够设为以下结构:多个上述单元被分割为多个区域，上述控制部对多个上述区域的每个区域判断是否将上述双稳态电路的数据保存于上述非易失性元件中。 在上述结构中，能够设为以下结构:在多个上述区域的每个区域中具备存储部，该存储部存储上述双稳态电路的至少一个的数据是否被重写。 在上述结构中，能够设为以下结构:上述非易失性元件为强磁性隧道结元件。 上述结构中，能够设为以下结构:上述控制部在接收到跳跃信号的情况下，不进行上一次在上述双稳态电路中恢复数据之后多个上述双稳态电路的数据是否被易失性地重写的判定。 本专利技术的存储电路的特征在于，具备:强磁性隧道结元件；读出电路，读出在上述强磁性隧道结元件中非易失性地写入的数据；控制部，在上述读出电路的输出和要非易失性地写入上述强磁性隧道结元件中的数据一致的情况下，不在上述强磁性隧道结元件中写入上述要非易失性地写入的数据，在上述读出电路的输出和上述要非易失性地写入的数据一致的情况下，在上述强磁性隧道结元件中写入上述要非易失性地写入的数据。根据本专利技术，能够削减耗电量。 在上述结构中，能够设为以下结构:上述控制部判定上述读出电路的输出和要非易失性地写入上述强磁性隧道结元件中的数据是否一致，在判定为一致的情况下，不在上述强磁性隧道结元件中写入上述要非易失性地写入的数据，在判定为不一致的情况下，在上述强磁性隧道结元件中写入上述要非易失性地写入的数据。 在上述结构中，能够设为以下结构:上述控制部在接收到跳跃信号的情况下，不进行上述读出电路的输出和要非易失性地写入上述强磁性隧道结元件中的数据是否一致的判定。 专利技术效果 根据本专利技术，能够削减耗电量。 【专利附图】【附图说明】 图1(a)以及图1(c)为表示强磁性隧道结元件的一例的图。图1 (b)为表示强磁性隧道结元件的电流-电压特性的图。 图2为存储单元的电路图。 图3为表示存储单元的控制的时序图。 图4(a)以及图4(b)为表示存储单元的其他例子的电路图。 图5(a)以及图5(b)为表示实施例1的存储电路以及存本文档来自技高网...
【技术保护点】
一种存储电路，其特征在于，具备：双稳态电路，存储数据；非易失性元件，非易失性地保存存储在上述双稳态电路中的数据，并将非易失性地保存的数据恢复到上述双稳态电路中；和控制部，在上述双稳态电路与上述非易失性元件的数据一致的情况下，不将上述双稳态电路的数据保存于上述非易失性元件中，而在上述双稳态电路与上述非易失性元件的数据不一致的情况下，将上述双稳态电路的数据保存于上述非易失性元件中。
【技术特征摘要】
【国外来华专利技术】...
【专利技术属性】
技术研发人员：山本修一郎，周藤悠介，菅原聪，
申请(专利权)人：独立行政法人科学技术振兴机构，
类型：发明
国别省市：日本;JP
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。