输入级ESD保护电路制造技术

本发明专利技术公开了一种输入级ESD保护电路，所述输入级ESD保护电路包括电源钳位ESD保护电路、镇流模块、传输门模块、反相器驱动模块、二极管模块；本发明专利技术通过合理利用电源钳位ESD保护电路中已有的探测信号资源，同步对传输门模块和镇流模块进行驱动，有效实现了在最坏ESD冲击情况下，静电电荷通过设计好的泄放通路泄放，在芯片正常操作时，保证数据的无衰减传输，同时，保证ESD保护设计给芯片带来的额外版图开销很小。

【技术实现步骤摘要】
输入级ESD保护电路
本专利技术涉及集成电路静电放电保护
，更具体涉及一种输入级ESD保护电路。
技术介绍
静电放电(ElectronicStaticDischarge，ESD)现象是日常生活中常见的物理现象，当带有电荷的物体去触碰芯片管脚或者芯片自己带上静电之后去接触其它低阻的物体时，电荷会在不等电势的物体之间发生转移。电荷的转移过程是瞬时大电流的过程，对于集成电路芯片来讲，由ESD事件带来的瞬时大电流脉冲常常会导致芯片中半导体器件的失效。无论是哪一种模式的ESD冲击，其瞬时的峰值电流都能达到几个甚至数十安培的量级，大大超过了集成电路中半导体器件的电流正常工作范围。为芯片提供片上ESD防护是半导体业界关于可靠性设计的重点和难点，全芯片的ESD保护策略要求针对任何管脚间的正向和负向ESD冲击模式，保护电路都能有效为静电电荷提供低阻的泄放通路。输入级ESD保护电路主要针对输入压焊点与其它不同管脚之间的ESD冲击提供有效的电荷泄放通路，因为大部分芯片的输入压焊点之后连接的第一个功能电路模块为输入级反相器，所以，保护输入级反相器的栅氧化层是输入级ESD保护电路设计的主要关注点。图1为传统工艺下常见的输入级ESD保护电路的结构示意图，图1中，在压焊点对地的正向ESD冲击下，静电电荷通过二极管D1与电源钳位ESD保护电路泄放到地，在此情况下，电荷泄放通路上流经的泄放电阻最大，造成压焊点上的钳位电压最大，所以此情况是输入级ESD保护电路设计面临的最坏情况。在传统工艺中，由于栅氧化层的厚度较厚，输入级反相器的栅氧化层通常能承受一定的高压，加之图1中电阻Rb对输入级反相器的栅氧化层和压焊点之间的隔离作用，输入级反相器的栅氧化层在ESD冲击下出现过压击穿的问题并不是很严峻。工艺的进步让集成电路中的半导体器件越做越小，相应地，其击穿电压也越来越小。在先进的工艺下，输入级反相器的栅氧化层在输入端发生最坏情况的ESD冲击时，常面临因过压而导致的击穿失效，此时，传统的输入级ESD保护电路已经不再能够有效保护输入级反相器的栅氧化层了。
技术实现思路
(一)要解决的技术问题本专利技术要解决的技术问题是如何在最坏情况的ESD冲击时，输入级ESD保护电路能够有效的泄放静电冲击带来的大电流，保护输入级反相器的栅氧化层不被击穿，并且保证正常情况下数据无衰减传输，同时使ESD防护带来的版图面积代价最小。(二)技术方案为了解决上述技术问题，本专利技术提供了一种输入级ESD保护电路，其特征在于，包括二极管模块、电源钳位ESD保护电路、镇流模块、传输门模块、反相器驱动模块；所述二极管模块用于在压焊点与其它芯片引脚之间发生ESD冲击时，有效将静电电荷引导到设计好的泄放通路上，在芯片正常工作时，提供数据通路和电源线VDD之间的隔离；所述电源钳位ESD保护电路用于探测所述电源线VDD以及压焊点上出现的过压事件，当有ESD冲击造成过压现象时，所述电源钳位ESD保护电路发出有效信号，触发泄放晶体管导通，断开压焊点与输入级反相器栅氧化层之间的电连接，并增大输入级反相器与所述电源线VDD之间的连接电阻，确保静电电荷通过设计好的泄放通路泄放，在没有过压事件被探测到时，确保数据的无衰减传输，并保证泄放晶体管处于严格的关断状态；所述反相器驱动模块用于根据所述电源钳位ESD保护电路给出的信号驱动所述传输门模块和所述镇流模块，使两个模块中的传输门晶体管在最坏情况的ESD事件发生时，完全关断，在数据传输时，完全开启；所述镇流模块用于根据所述反相器驱动模块发出的驱动信号，动态的改变输入级反相器PMOS晶体管Mp的源极与所述电源线VDD之间的电阻，当ESD事件发生时，增大输入级反相器PMOS晶体管的Mp的源极与所述电源线VDD之间的电阻，确保静电电荷通过设计好的泄放通路泄放，在芯片正常操作时，大幅减小输入级反相器PMOS晶体管Mp的源极与所述电源线VDD之间的电阻，确保电压不衰减；所述传输门模块用于根据所述反相器驱动模块发出的驱动信号，在过压事件发生时，断开压焊点与输入级反相器的栅氧化层间的电连接，同时，强制把输入级反相器的输入电压偏置到零，在芯片正常操作时，确保数据的正常传输。优选地，所述电源钳位ESD电路包括泄放晶体管Mbig、电阻R、R2，二极管D3、D4、D5、D6，PMOS晶体管Mp1，NMOS晶体管Mfb，反相器INV4、INV5；所述泄放晶体管Mbig为NMOS晶体管，其栅极连接所述反相器驱动模块；所述电阻R的一端、所述PMOS晶体管Mp1的源极、所述泄放晶体管Mbig的漏极均与所述电源线VDD连接；所述电阻R的另一端与所述二极管D3的输入端、所述PMOS晶体管Mp1的栅极、所述NMOS晶体管Mfb的漏极连接；所述PMOS晶体管Mp1的漏极、所述NMOS晶体管Mfb的栅极、所述电阻R2的一端均与所述反相器INV4的输入端连接；所述反相器INV4的输出端与所述反相器INV5的输入端连接，所述反相器INV5的输出端与所述泄放晶体管Mbig的栅极连接，所述电源电压VDD为所述反相器INV4、INV5供电；所述二极管D3的阴极与所述二极管D4的阳极连接，所述二极管D4的阴极与所述二极管D5的阳极连接，所述二极管D5的阴极与所述二极管D6的阳极连接，所述二极管D6的阴极、所述NMOS晶体管Mfb的源极、所述电阻R2的另一端、所述泄放晶体管Mbig的源极均与所述地线VSS连接。优选地，所述反相器驱动模块包括反相器INV1、INV2、INV3；所述泄放晶体管Mbig的栅极电压经过所述反相器INV1、INV2进行驱动，输出过压探测信号ESD；所述过压探测信号ESD经过所述反相器INV3进行逻辑反向，输出反向过压探测信号ESDX；压焊点电压为所述反相器INV1、INV2进行供电，电源电压VDD为所述反相器INV3供电。优选地，所述镇流模块包括NMOS晶体管Mnb、PMOS晶体管Mpb以及电阻R1；所述NMOS晶体管Mnb的栅极被所述反向过压探测信号ESDX驱动，所述PMOS晶体管Mpb的栅极被所述过压探测信号ESD所驱动；所述NMOS晶体管Mnb的漏极、所述PMOS晶体管Mpb的源极、所述电阻R1的一端均连接所述电源线VDD；所述NMOS晶体管Mnb的源极、所述PMOS晶体管Mpb的漏极、所述电阻R1的另一端均连接输入极反相器中PMOS晶体管Mp的源极。优选地，所述传输门模块包括PMOS晶体管Mpt、NMOS晶体管Mnta、NMOS晶体管Mnt；所述PMOS晶体管Mpt、NMOS晶体管Mnta的栅极均被所述过压探测信号ESD所驱动，所述NMOS晶体管Mnt的栅极被所述反向过压探测信号ESDX所驱动；所述PMOS晶体管Mpt的源极、所述NMOS晶体管Mnt的漏极均连接所述压焊点；所述PMOS晶体管Mpt的漏极、所述NMOS晶体管Mnt的源极、所述NMOS晶体管Mnta的漏极均连接所述输入级反相器的输入端；所述NMOS晶体管Mnta的源极接地。优选地，所述反相器INV1、INV2、INV3、INV4、INV5均为CMOS反相器。(三)有益效果本专利技术提供了一种输入级ESD保护电路，通过合理利用电源钳位ESD保护电路中已有的探测信号资源，同步对传输门模块和镇流模块进行驱动，有效实现了本文档来自技高网...

【技术保护点】
一种输入级ESD保护电路，其特征在于，包括二极管模块、电源钳位ESD保护电路、镇流模块、传输门模块、反相器驱动模块；所述二极管模块用于在压焊点与其它芯片引脚之间发生ESD冲击时，有效将静电电荷引导到设计好的泄放通路上，在芯片正常工作时，提供数据通路和电源线VDD之间的隔离；所述电源钳位ESD保护电路用于探测所述电源线VDD以及压焊点上出现的过压事件，当有ESD冲击造成过压现象时，所述电源钳位ESD保护电路发出有效信号，触发泄放晶体管导通，断开压焊点与输入级反相器栅氧化层之间的电连接，并增大输入级反相器与所述电源线VDD之间的连接电阻，确保静电电荷通过设计好的泄放通路泄放，在没有过压事件被探测到时，确保数据的无衰减传输，并保证泄放晶体管处于严格的关断状态；所述反相器驱动模块用于根据所述电源钳位ESD保护电路给出的信号驱动所述传输门模块和所述镇流模块，使两个模块中的传输门晶体管在最坏情况的ESD事件发生时，完全关断，在数据传输时，完全开启；所述镇流模块用于根据所述反相器驱动模块发出的驱动信号，动态的改变输入级反相器PMOS晶体管Mp的源极与所述电源线VDD之间的电阻，当ESD事件发生时，增大输入级反相器PMOS晶体管的Mp的源极与所述电源线VDD之间的电阻，确保静电电荷通过设计好的泄放通路泄放，在芯片正常操作时，大幅减小输入级反相器PMOS晶体管Mp的源极与所述电源线VDD之间的电阻，确保电压不衰减；所述传输门模块用于根据所述反相器驱动模块发出的驱动信号，在过压事件发生时，断开压焊点与输入级反相器的栅氧化层间的电连接，同时，强制把输入级反相器的输入电压偏置到零，在芯片正常操作时，确保数据的正常传输。...

【技术特征摘要】
1.一种输入级ESD保护电路，其特征在于，包括二极管模块、电源钳位ESD保护电路、镇流模块、传输门模块、反相器驱动模块；所述二极管模块用于在压焊点与其它芯片引脚之间发生ESD冲击时，有效地将静电电荷引导到设计好的泄放通路上，在芯片正常工作时，提供数据通路和电源线VDD之间的隔离；所述电源钳位ESD保护电路用于探测所述电源线VDD以及压焊点上出现的过压事件，当有ESD冲击造成过压现象时，所述电源钳位ESD保护电路发出有效信号，触发泄放晶体管导通，断开压焊点与输入级反相器栅氧化层之间的电连接，并增大输入级反相器与所述电源线VDD之间的连接电阻，确保静电电荷通过设计好的泄放通路泄放，在没有过压事件被探测到时，确保数据的无衰减传输，并保证泄放晶体管处于严格的关断状态；所述反相器驱动模块用于根据所述电源钳位ESD保护电路给出的信号驱动所述传输门模块和所述镇流模块，使两个模块中的传输门晶体管在最坏情况的ESD事件发生时，完全关断，在数据传输时，完全开启；所述镇流模块用于根据所述反相器驱动模块发出的驱动信号，动态地改变输入级反相器PMOS晶体管Mp的源极与所述电源线VDD之间的电阻，当ESD事件发生时，增大输入级反相器PMOS晶体管的Mp的源极与所述电源线VDD之间的电阻，确保静电电荷通过设计好的泄放通路泄放，在芯片正常操作时，大幅减小输入级反相器PMOS晶体管Mp的源极与所述电源线VDD之间的电阻，确保电压不衰减；所述传输门模块用于根据所述反相器驱动模块发出的驱动信号，在过压事件发生时，断开压焊点与输入级反相器的栅氧化层间的电连接，同时，强制把输入级反相器的输入电压偏置到零，在芯片正常操作时，确保数据的正常传输。2.根据权利要求1所述的输入级ESD保护电路，其特征在于，所述电源钳位ESD电路包括泄放晶体管Mbig、电阻R、R2，二极管D3、D4、D5、D6，PMOS晶体管Mp1，NMOS晶体管Mfb，反相器INV4、INV5；所述泄放晶体管Mbig为NMOS晶体管，其栅极连接所述反相器驱动模块；所述电阻R的一端、所述PMOS晶体管Mp1的源极、所述泄放晶体管Mbig的漏极均与所述电源线VDD连接；所述电阻R的另一端与所述二极管D3的输入端、所述PMOS晶体管Mp1的栅极、所述NMOS晶体管Mfb的漏极连接；所述PMOS晶体管Mp1的漏极、所述NMOS晶体管Mfb的栅极、所述电阻R2的一端均与所述反相器IN...

【专利技术属性】
技术研发人员：王源，陆光易，曹健，贾嵩，张兴，
申请(专利权)人：北京大学，
类型：发明
国别省市：北京;11