具有带去耦合的每像素模拟沟道阱隔离的成像探测器制造技术

一种成像装置(400)，其包括：具有至少一个探测器片块(418)的探测器阵列(412)。所述探测器片块包括具有被定位在非光敏区域(426)内的独立光敏探测器像素(424)的二维阵列的光传感器阵列(422)，以及耦合到所述光传感器阵列的读出电子器件(432)。所述读出电子器件包括与所述独立探测器像素相对应的独立模拟读出沟道阱(602，604)，其中，模拟读出沟道阱将其中的模拟电气部件与其他模拟读出沟道阱中的模拟电气部件电气隔离。去耦合电路被任选地定位在所述独立模拟读出沟道的金属层中的至少一层中或者被定为在所述独立模拟读出沟道阱中。

【技术实现步骤摘要】
【国外来华专利技术】具有带去耦合的每像素模拟沟道阱隔离的成像探测器
本专利技术总体上涉及成像探测器，并且更具体地涉及具有带去耦合的每像素模拟沟道阱隔离的成像探测器，并且结合计算断层摄影(CT)来描述本专利技术。
技术介绍
CT扫描器一般包括安装在关于z轴围绕检查区域旋转的可旋转机架上的X射线管。X射线管发射穿过检查区域的辐射。探测器阵列在检查区域对面与X射线管相对，对向一角度弧，探测穿过检查区域的辐射，并且生成指示其的信号。重建器处理信号并且重建指示检查区域和在扫描期间被定位在其中的对象或目标的部分的体积图像数据。 Chappo等人的美国专利6510195中描述的CT探测器阵列包括探测器片块(tile)中的一行或多行。每个探测器片块包括光学耦合到(例如16个或更多)探测器像素的二维(2D)背照射光电二极管阵列的闪烁体层。光电二极管阵列经由凸点接合被接合在承载衬底上。封装在专用集成电路(ASIC)中的读出电子器件也被接合在承载衬底上。承载衬底包括将由探测器像素产生的信号路由到读出电子器件的电极。 在Luhta等人的美国专利申请公开2009/0121146中，CT探测器片块包括具有光敏区域和非光敏区域的硅光电二极管。在这种块中，光电二极管阵列是硅衬底的光敏区域的部分，并且非光敏区域包括将每个探测器像素与接合点互相连接的电极。硅ASIC被直接接合到硅衬底的非光敏区域并与接合点和探测器像素电气连通。 ASIC包括每个探测器像素的读出电子器件，包括每个探测器像素的模拟电路和数字电路。图1示出了示范性现有技术ASIC102的部分，所述部分包括第一探测器像素的第一读出电子器件104和第二不同像素的第二读出电子器件106。第一读出电子器件104包括第一模拟部件108和第一数字部件110，并且第二读出电子器件106包括第二模拟部件114和第二数字部件116。ASIC102还包括公共数字电路112，公共数字电路112包括公共数字部件118。 注意，围绕部件108-118的虚线并不指示ASIC102的物理结构，而是被包括以阐明对模拟、数字和公共数字之间以及像素之间的读出电子部件的图示的分组。遗憾的是，模拟读出电子器件和数字读出电子器件108-118在同一衬底120中，并且因此易受衬底噪声影响。此外，模拟读出电子器件和数字读出电子器件110-118在同一衬底120中，并且因此模拟读出电子器件108和114易受来自数字读出电子器件110、116和118的噪声的影响，反之亦然。 用来减轻噪声污染的一个方法是以电子的方式将模拟读出电子器件和数字读出电子器件互相隔离并且与衬底隔离。如图2所示，这是通过CMOS三阱隔离或浅沟槽隔离来完成的。在图2中，第一阱202将模拟读出电子器件108和114与衬底120和数字读出电子器件110、116和118电气隔离，并且第二阱204将数字读出电子器件110、116和118与衬底120和模拟沟道108和114电气隔离。然而，这种方法并不减轻同一阱中的读出电子器件之间的串扰，并且这样的串扰可能为探测器的线性度、增益和噪声性能带来负面影响，并且对小剂量成像做出限制。 去耦合电路已经被用来将外部电源与ASIC102的读出电子器件的电源去耦合。例如，对于第一读出电子器件104，分开的去耦合电路被用于模拟读出电子器件108、数字读出电子器件110和公共数字读出电子器件112。图3示出了示范性去耦合电路302并且包括外部电源端子304、RC滤波电阻器306、RC滤波旁路电容器308和内部读出电子器件电源端子310。遗憾的是，这样的电路包括ASIC102外面的电气元件，所述电气元件增加了探测器的整体占用面积和成本，并且添加了由于从电路到外部衬底的互联距离的、与电阻器串联的不期望的电感。 至少考虑到以上内容，存在对于其他读出沟道和/或其他去耦合配置的未解决的需求。
技术实现思路
本文中描述的各方面解决了以上提到的问题和/或其他。 在一方面中，一种成像装置包括具有至少一个探测器片块的探测器阵列。所述探测器片块包括:具有被定位在非光敏区域内的独立光敏探测器像素的二维阵列的光传感器阵列，以及耦合到所述光传感器阵列的读出电子器件。所述读出电子器件包括与所述独立探测器像素相对应的独立模拟读出沟道阱，其中，模拟读出沟道阱将其中的模拟电气部件与其他模拟读出沟道阱中的模拟电气部件电气隔离。 在另一方面中，一种方法包括将探测器像素输出信号路由到只与所述探测器像素相对应的读出电子器件，其中，所述探测器像素是成像探测器的多个探测器像素中的一个，并且其中，所述探测器像素的所述读出电子器件的模拟读出电子器件通过对应的模拟沟道阱与其他探测器像素的所述读出电子器件的模拟读出电子器件电气隔离，并且利用所述读出电子器件来处理所述信号。 在另一方面中，一种成像探测器阵列包括具有被定位在非光敏区域内的独立光敏探测器像素的二维阵列的光传感器阵列。所述成像探测器阵列还包括耦合到所述光传感器阵列的读出电子器件，所述读出电子器件包括:独立模拟读出沟道阱，每个阱包括模拟读出沟道电路并且与独立探测器像素相对应，其中，所述独立模拟读出沟道阱中的所述模拟读出沟道电路互相电气隔离。所述成像探测器阵列还包括所述独立模拟读出沟道的金属层中的去耦合电路。 本专利技术可以采取各种部件和各部件的布置以及各种步骤和各步骤的安排的形式。附图仅出于图示优选的实施例的目的，并且不应被解释为对本专利技术的限制。 【附图说明】 图1描绘了现有技术成像探测器ASIC的部分，所述成像探测器ASIC在模拟读出电子器件和数字读出电子器件与衬底之间不具有电气隔离。 图2描绘了现有技术成像探测器ASIC的部分，在所述成像探测器ASIC中模拟读出电子器件和数字读出电子器件通过公共模拟阱和公共数字阱互相电气隔离并且与衬底电气隔离。 图3描绘了图1或图2的读出电子器件的现有技术外部去耦合电路。 图4图示了成像系统，所述成像系统包括至少具有在每像素的基础上电气隔离的模拟读出电子器件的探测器片块并且包括ASIC中的去耦合。 图5示意性地图示了探测器片块的范例。 图6示意性地图示了探测器片块的范例，在所述探测器片块中每个探测器像素的模拟读出电子器件和数字读出电子器件被定位在对应的模拟沟道阱中。 图7示意性地图示了图6的变型，在所述变型中像素的模拟读出电子器件和数字读出电子器件被定位在不同的阱中。 图8示意性地图示了示范性探测器片块，在所述探测器片块中去耦合电路被定位在读出电子器件的层中。 图9图示了图8的探测器片块的透视图，示出了去耦合电路与独立阱之间的几何关系。 图10图示了去耦合电容器的示范性配置。 图11图示了示范性方法。 【具体实施方式】 首先参考图4，图示了诸如计算断层摄影(CT)扫描器的成像系统400。成像系统400包括大体固定的机架402和旋转机架404。旋转机架404由固定机架402可旋转地支撑并且绕纵轴或z轴围绕检查区域406旋转。诸如X射线管的辐射源408由旋转机架404支撑并且与旋转机架404 —起旋转，并且产生穿过检查区域406的大体上是锥形、扇形、楔形或以其他形式成形的辐射束。 辐射敏感探测器阵列412在检查区域406对面与放射本文档来自技高网...

【技术保护点】
一种成像装置(400)，包括：探测器阵列(412)，其具有至少一个探测器片块(418)，所述探测器片块包括：光传感器阵列(422)，其具有被定位在非光敏区域(426)内的独立光敏探测器像素(424)的二维阵列；以及读出电子器件(432)，其耦合到所述光传感器阵列，所述读出电子器件包括：与所述独立探测器像素相对应的独立模拟读出沟道阱(602，604)，其中，模拟读出沟道阱将其中的模拟电气部件与其他模拟读出沟道阱中的模拟电气部件电气隔离。

【技术特征摘要】
【国外来华专利技术】2012.04.30 US 61/640,0321.一种成像装置(400)，包括: 探测器阵列(412)，其具有至少一个探测器片块(418)，所述探测器片块包括: 光传感器阵列(422)，其具有被定位在非光敏区域(426)内的独立光敏探测器像素(424)的二维阵列；以及 读出电子器件(432)，其耦合到所述光传感器阵列，所述读出电子器件包括: 与所述独立探测器像素相对应的独立模拟读出沟道阱￠02,604)，其中，模拟读出沟道阱将其中的模拟电气部件与其他模拟读出沟道阱中的模拟电气部件电气隔离。2.如权利要求1所述的成像装置，还包括: 针对探测器像素的至少一个模拟晶体管￠10,612);以及 针对同一探测器像素的至少一个数字晶体管(614，616)， 其中，针对同一探测器像素的所述至少一个模拟晶体管和所述至少一个数字晶体管被定位在针对同一探测器像素的同一模拟读出沟道阱中。3.如权利要求1所述的成像装置，还包括: 公共数字读出沟道阱￠06)，其包括所述独立探测器像素共有的读出电子器件； 针对探测器像素的至少一个模拟晶体管￠10,612);以及 针对同一探测器像素的至少一个数字晶体管(614，616)， 其中，所述至少一个模拟晶体管被定位在针对所述探测器像素的所述模拟读出沟道阱中，并且所述至少一个数字晶体管被定位在所述公共数字读出沟道阱中。4.如权利要求1至3中的任一项所述的成像装置，其中，所述光传感器阵列是硅光传感器阵列并且所述读出电子器件是硅集成电路的部分，并且所述硅集成电路和所述光传感器阵列经由娃-娃接合而被接合。5.如权利要求1至4中的任一项所述的成像装置，所述读出电子器件，包括: 多个金属层；以及 针对至少一个探测器像素的模拟电路和数字电路的去耦合电容器，其中，所述去耦合电容器被定位在所述探测器像素与对应于所述探测器像素的所述模拟读出沟道阱之间的多个层中。6.如权利要求5所述的成像装置，其中，去耦合电容器包括被定位在两个不同的层中的两个导电电极和被定位在第三层中的绝缘体，所述第三层被定位在所述两个不同的层之间。7.如权利要求5至6中的任一项所述的成像装置，其中，所述去耦合电容器的几何结构聚合起来近似等于所述模拟读出沟道阱的几何结构。8.如权利要求1至7中的任一项所述的成像装置，其中，所述读出电子器件的几何结构等于或小于所述光传感器阵列的几何结构。9.如权利要求1至8中的任一项所述的成像装置，其中，所述光传感器阵列包括背照射光电二极...

【专利技术属性】
技术研发人员：M·A·查波，R·P·卢赫塔，C·J·弗列托斯，
申请(专利权)人：皇家飞利浦有限公司，
类型：发明
国别省市：荷兰;NL