基于EOC通道的SHDSL网络管理信息的传输方法技术

基于EOC通道的SHDSL网络管理信息的传输方式，利用SHDSL帧结构中内部的EOC通道，实现网络管理信息的传输。本发明专利技术的传输方式，包括构成基本的SHDSL线路传输系统的局端设备和远端设备，其局端设备包括CPU、可编程器件FPGA、SHDSL收发信机芯片、RS232接口电路、E1接口电路；CPU分别与FPGA、RS232接口和SHDSL收发信机芯片连接；FPGA分别与E1接口和SHDSL收发信机芯片连接；远端设备与局端设备相同，远端设备与局端设备通过各自的SHDSL收发信机芯片的数据帧结构中内部的EOC通道进行网络管理信息传输。该传输方式节约了DSL线路带宽资源，使网络管理更加方便、灵活。

【技术实现步骤摘要】
基于EOC通道的SHDSL网络管理信息的传输方法
本专利技术涉及信息传输，具体是网络管理信息的传输，更具体是SHDSL线路传输系统，特别是基于EOC通道的SHDSL网络管理信息的传输方式。
技术介绍
SHDSL是单线对高比特率数字用户线，国际电信联盟的ITU-TG991.2标准完整地规范了这项技术。它的主要特点有：可在单线对、混合线径、双绞线上全双工高速对称地传送数据，采用TC-PAM编码方式，传输容量可在192Kbps～2312Kbps范围内变化，支持8Kbps步长变化，改进了频谱兼容性，允许与其它DSL一起共缆部署，并做到干扰最少。基本的SHDSL线路传输系统由局端设备和远端设备组成。主要用于传输E1、以太网、话音等具体业务。但在某些应用中，用户还需传输一些私有的网络管理信息，用于对远端设备的网络和业务进行具体管理，传统的方法，是建立专用的传输通道，通过占用一定的业务传输带宽来实现网络管理信息的传输。此方法需要占用业务通道，造成业务数据传输带宽下降，或者在带宽利用率相当高的情况下需要牺牲一些相应的业务来实现，对用户的使用会造成一定的影响。
技术实现思路
为了解决现有SHDSL设备的缺陷，在带宽资源有限的情况下，为了不占用业务传输宽带的情况下，本专利技术提供一种基于EOC通道的SHDSL网络管理信息的传输方式，利用SHDSL帧结构中内部的EOC（EmbeddedOperationChannel）通道，来实现网络管理信息的传输。本专利技术的基于EOC通道的SHDSL网络管理信息的传输方式，包括构成基本的SHDSL线路传输系统的局端设备和远端设备，其特征在于：局端设备包括CPU、可编程器件FPGA、SHDSL收发信机芯片、RS232接口电路、E1接口电路；CPU分别与FPGA、RS232接口和SHDSL收发信机芯片连接；FPGA分别与E1接口和SHDSL收发信机芯片连接；远端设备与局端设备相同，远端设备与局端设备通过各自的SHDSL收发信机芯片的数据帧结构中内部的EOC通道进行网络管理信息传输。本专利技术中的CPU通过DSL成帧器内部的EOC通道进行信息传输，将本地网管信息传输到远端，实现网络远程管理。本专利技术的传输方式利用DSL成帧器内部的EOC通道进行信息传输，节约了DSL线路带宽资源，同时使网络管理更加方便、灵活。其中，所述的微处理器CPU，包括：a)CPU初始化模块：用于完成对CPU内部资源的初始化，完成对SHDSL收发信机芯片初始化及配置程序，对芯片按照用户的使用要求进行参数配置；b)串口接收处理模块：用于接收来自外部PC机网管的信息，并根据接收到信息完成相应处理；c)串口发送处理模块：用于将设备状态信息定时向PC机进行汇报；d)EOC发送处理模块：用于通过与SHDSL收发信机芯片之间的并行数据或串行数据口发送EOCAPI命令；e)EOC接收处理模块：用于通过与SHDSL收发信机芯片之间的并行数据或串行数据口接收EOCAPI命令；f)与FPGA通信处理模块：用于通过并口完成与FPGA之间的数据交换；g)与上述各模块连接的信号处理模块：用于指示信号处理。所述的可编程器件FPGA包括：a)与内部时钟处理模块连接的E1数据处理模块：主要是完成E1的时钟处理、同步检测、数据成帧处理；b)与CPU通信处理模块：主要是完成与CPU之间的信息交换，按照CPU的指令要求完成对数据的相应操作处理；c)PCM数据收发处理模块：主要通过收发信机芯片的PCM接口完成数据的收发处理。所述的SHDSL收发信机芯片包括：DSL成帧器：用于完成E1成帧或非成帧信号经过有效载荷比特的插入和提取、数据的加扰处理、比特填充等操作，输出相应的DSL帧数据流；内部DSP模块：用于完成数据的编/解码，线路均衡、回波抵消、调整发送功率电平，并将数据送入到模拟前端模块；模拟前端模块：用于完成信号与SHDSL信号的转换，即D/A、A/D变换、信号滤波、增益控制和线路驱动。本专利技术中，局端设备中的CPU通过RS232接口电路实现与PC网管接口之间的数据通信。RS232接口电路主要完成RS232电平与LVTTL电平之间的转换。所述的E1接口电路中，与可编程器件FPGA连接的单/双变换电路之后连接设置E1输入和E1输出的E1变压器。本专利技术在建立局端设备和远端设备的E1数据通信时，需将局端设备的E1选用时隙情况传输到远端设备，远端设备按照新的E1传送时隙对E1重新进行时隙调整和复/分接处理，使得两者选用时隙一致时。本专利技术所述的传输方式中，规定的网管传输协议与API命令信息如下：a)网管传输协议：1)信令帧结构，如表1；表1帧开始设备地址保留字控制字正文长度正文校验和帧结束2B1B1B1B1B5B1B2B2)DSL配置帧：控制字为0x11，五个正文定义如表2，返回帧控制字0x91，正文内容为全0；表23)E1配置帧：控制字为0x12，五个正文定义如表3，返回帧控制字0x92,正文内容为全0；表3b)API命令：1)DSL速率API配置命令，如表4：表4Byte1Byte2Byte3Byte4Byte5Byte6Byte70xF00x1B0x000x07校验码PCM时隙的低位PCM时隙的高位Byte8Byte9Byte10Byte11Byte12Byte13Byte14DSL时隙数占用PCM的时隙数PCM时隙开始位“i-比特”的数量映射格式插入比校验码2）EOCAPI命令：如表5、6：表5Byte1Byte2Byte3Byte4Byte5Byte6Byte7Byte8Byte90xF00xB00x000x02校验码自定义1自定义2自定义3校验码表6Byte1Byte2Byte3Byte4Byte5Byte6Byte70xF00xB10x000x00校验码0x00校验码表5为EOC传输发送信息API命令，表6为EOC传输接信息API命令。附图说明图1为本专利技术的局端设备系统框图；图2是EOC传输原理框图；图3为CPU内部处理逻辑框图；图4FPGA内部处理逻辑框图；图5DSL成帧器及DSL模拟前端逻辑框图。图6E1接口原理框图。具体实施方案见图1。局端设备包括CPU、可编程器件FPGA、SHDSL收发信机芯片、RS232接口电路、E1接口电路；CPU分别与FPGA、RS232接口和SHDSL收发信机芯片连接；FPGA分别与E1接口和SHDSL收发信机芯片连接；局端设备中的CPU通过RS232接口电路实现与PC网管接口之间的数据通信。所述的E1接口电路中，与可编程器件FPGA连接的单/双变换电路之后连接设置E1接口的E1接口变压器。见图2。远端设备与局端设备相同，只是其CPU没有PC网管接口。远端设备与局端设备通过各自的SHDSL收发信机芯片的数据帧结构中内部的EOC通道进行网络管理信息传输。传输原理是：计算机网管向局端设备CPU发送操作、管理命令，在局端，CPU通过主机接口（并行接口）或串口（RS232串口）向收发信机芯片发送EOCAPI命令，收发信机芯片通过数据帧内的EOC开销将操作、管理命令发送到远端设备；在远端，远端设备将EOC数据通过主机接口（并行接口）或串口（RS232串口）发送给CPU，CPU对命令进行解析，按照解析的内容对远端设备进行对应的操作、管理，从而本文档来自技高网...

【技术保护点】
基于EOC通道的SHDSL网络管理信息的传输方式，包括构成基本的SHDSL线路传输系统的局端设备和远端设备，其特征在于：局端设备包括CPU、可编程器件FPGA、SHDSL收发信机芯片、RS232接口电路、E1接口电路；CPU分别与FPGA、RS232接口和SHDSL收发信机芯片连接；FPGA分别与E1接口和SHDSL收发信机芯片连接；远端设备与局端设备相同，远端设备与局端设备通过各自的SHDSL收发信机芯片的数据帧结构中内部的EOC通道进行网络管理信息传输。

【技术特征摘要】
1.基于EOC通道的SHDSL网络管理信息的传输方法，应用于包括由局端设备和远端设备组成的SHDSL线路传输系统中，其特征在于：局端设备包括CPU、可编程器件FPGA、SHDSL收发信机芯片、RS232接口电路、E1接口电路；CPU分别与FPGA、RS232接口和SHDSL收发信机芯片连接；FPGA分别与E1接口和SHDSL收发信机芯片连接；远端设备与局端设备相同，远端设备与局端设备通过各自的SHDSL收发信机芯片的数据帧结构中内部的EOC通道进行网络管理信息传输；在所述的传输方法的具体过程中规定网管传输协议与API命令信息如下：a)网管传输协议：1)信令帧结构，如表1；表12)DSL配置帧：控制字为0x11，五个正文定义如表2，返回帧控制字0x91，正文内容为全0；表23)E1配置帧：控制字为0x12，五个正文定义如表3，返回帧控制字0x92,正文内容为全0；表3b)API命令：DSL速率API配置命令，如表4：表4EOCAPI命令：如表5、6：表5表6Byte1Byte2Byte3Byte4Byte5Byte6Byte70xF00xB10x000x00校验码0x00校验码表5为EOC传输发送信息API命令，表6为EOC传输接收信息API命令。2.根据权利要求1所述的传输方法，其特征在于：所述的CPU包括：a)CPU初始化模块：用于完成对CPU内部资源的初始化，完成对SHDSL收发信机芯片初始化及配置程序，对芯片按照用户的使用要求进行参数配置；b)串口接收处理模块：用于接收来自外部PC机网管的信息，并根据接收到信息完成相应处理；c)串口发送处理模块：用于将设备状态信息定时向PC机进行汇报；d)EOC发送处理模块：用于通过与SHDSL收发信机芯片之间的并行数据口或串行数据口发送...

【专利技术属性】
技术研发人员：覃勇，刘薇，龚华达，
申请(专利权)人：中国电子科技集团公司第三十四研究所，桂林大为通信技术有限公司，桂林信通科技有限公司，
类型：发明
国别省市：广西;45