基于FPGA的信号时差测量方法及时间数字转换器技术

本发明专利技术涉及一种基于FPGA的信号时差测量方法，其包括：接收到第一信号时，产生慢时钟信号，同时对慢时钟信号的周期进行计数；接收到第二信号时，产生快时钟信号，利用快时钟信号的上升沿去检测慢时钟信号的电平，同时对快时钟信号的周期进行计数；若利用快时钟信号的上升沿检测到慢时钟信号的电平发生变化，则产生一标识信号，并停止对快时钟信号和慢时钟信号信号的周期的计数；根据标识信号产生时，慢时钟信号的电平是处于上升沿还是处于下降沿，结合慢时钟信号的周期及计数所得的周期个数、快时钟信号的周期及计数所得的周期个数，相应计算第一信号和第二信号的时差。本发明专利技术相对于现有技术提高了时间测量的准确度。

【技术实现步骤摘要】
基于FPGA的信号时差测量方法及时间数字转换器
本专利技术涉及信号时间测量领域，具体涉及一种基于FPGA的信号时差测量方法，以及一种用于测量两信号的时差的时间数字转换器。
技术介绍
时间是物质存在和运动的基本属性之一。精密的时间作为科学研究、科学试验和工程技术的基本物理参量，为一切动力学系统和时序过程的测量和定量研究提供了必不可少的时基坐标，在航空航天、深空通讯、地址测绘、导航通信和科学计量等应用研究领域尤为重要。TDC(Time-to-DigitalConverter，即时间数字转换器)是常用的时间间隔测量电子学电路。早期的TDC电路通常由印刷电路板上的分立元件组成，且通常是模拟数字混合电路。由于分立元件的离散性和高功耗常导致电路占用面积大，一致性差等缺点；而模拟元件容易受到环境因素的影响，也会导致电路稳定性较差。随着科学技术的发展，后来TDC电路的设计分为两种，一种用几个功能独立的集成电路搭建成一个或几个TEC，另一种是专用的TDC芯片。专用TDC芯片性价比高，但是专用TDC是定型的，在使用方面总会遇到不能适应的情况，而集成电路的开发成本高。近年来，由于可编程ASIC(Application-specificintegratedcircuit，即专用集成电路)技术的迅速发展，特别是FPGA(FieldProgrammableGateArray,即现场可编辑逻辑闸阵列)的发展，芯片制造工艺的进步，使得用FPGA来实现TDC成为可能。已有的基于FPGA的进位链技术来实现TDC对信号的时间或时差进行测量的方法，其原理是基于FPGA基本逻辑单元LE间的专用进位链延时单元作为最小时间测量单元LSB，利用时间内插技术进行精细时间测量，之后对锁存数据进行译码，得到测量数据。该方法可以实现高精度的时间测量，但是依赖于FPGA中特殊的逻辑资源，容易受到FPGA不同系列特性及演变发展的限制，且作为最小测量单元的进位链的延时随器件种类、环境温度、工作电压、工作时间等因素变化较大，容易导致测量结果不准确。
技术实现思路
本专利技术针对现有技术中对信号的时差进行测量时易受到温度、工作电压等环境条件的影响而导致测量结果不准确的技术问题，提供一种基于FPGA的信号时差测量方法及时间数字转换器。本专利技术提出的一种基于FPGA的信号时差测量方法，其包括以下步骤：接收到第一信号时，产生慢时钟信号，同时对所述慢时钟信号的周期进行计数；接收到第二信号时，产生快时钟信号，利用所述快时钟信号的上升沿去检测所述慢时钟信号的电平，同时对所述快时钟信号的周期进行计数；若利用所述快时钟信号的上升沿检测到所述慢时钟信号的电平发生变化，则产生一标识信号，并停止对所述快时钟信号和所述慢时钟信号信号的周期的计数；根据所述标识信号产生时，所述慢时钟信号的电平是处于上升沿还是处于下降沿，结合所述慢时钟信号的周期及计数所得的周期个数、所述快时钟信号的周期及计数所得的周期个数，相应计算所述第一信号和第二信号的时差。具体的，所述相应计算所述第一信号和第二信号的时差的步骤具体如下：当所述标识信号产生时，所述慢时钟信号的电平正好处于上升沿，则由以下公式(1)计算所述第一信号和第二信号的时差，当所述慢时钟信号的电平正好处于下降沿，则由以下公式(2)计算所述第一信号和第二信号的时差：Tstart-stop＝cnts×Ts-cntf×Tf(1)其中，Tstart-stop为所述第一信号与第二信号的时差，cnts为对所述慢时钟信号的周期进行计数后得到的周期个数，Ts为所述慢时钟信号的周期，cntf为对所述快时钟信号的周期进行计数后得到的周期个数，Tf为所述快时钟信号的周期。本专利技术提出的一种基于FPGA的信号时差测量方法，也可以是包括以下步骤：接收到第一信号时，产生慢时钟信号，同时对所述慢时钟信号进行周期计数；接收到第二信号时，产生第一快时钟信号和第二快时钟信号，并分别利用所述第一快时钟信号的上升沿和第二时钟信号的上升沿去检测所述慢时钟信号的电平，同时对所述第一快时钟信号和第二快时钟信号的周期进行计数；所述第二快时钟信号的周期与所述第一快时钟信号的周期相同，且所述第二快时钟信号比所述第一快时钟信号延迟90度相位；若利用所述第一快时钟信号的上升沿或第二快时钟信号的上升沿检测到所述慢时钟信号的电平发生变化，则产生一标识信号，同时停止对所述第一快时钟信号、第二快时钟信号和所述慢时钟信号信号的周期的计数；根据所述标识信号产生时，所述慢时钟信号的电平是处于上升沿还是处于下降沿，结合所述慢时钟信号的周期及计数所得的周期个数、所述第一快时钟信号和第二快时钟信号的周期、所述第一快时钟信号计数所得的周期个数、所述第二快时钟信号计数所得的周期个数，相应计算所述第一信号和第二信号的时差。具体的，所述相应计算所述第一信号和第二信号的时差的步骤具体如下：当所述标识信号产生时，所述慢时钟信号的电平正好处于上升沿，且所述标识信号是基于所述第一快时钟信号产生的，则由以下公式(3)计算所述第一信号和第二信号的时差：Tstart-stop＝cnts×Ts-cntf×Tf(3)当所述标识信号产生时，所述慢时钟信号的电平正好处于下降沿，且所述标识信号是基于所述第一快时钟信号产生的，则由以下公式(4)计算所述第一信号和第二信号的时差：当所述标识信号产生时，所述慢时钟信号的电平正好处于上升沿，且所述标识信号是基于所述第二快时钟信号产生的，则由以下公式(5)计算所述第一信号和第二信号的时差：当所述标识信号产生时，所述慢时钟信号的电平正好处于下降沿，且所述标识信号是基于所述第二快时钟信号产生的，则由以下公式(6)计算所述第一信号和第二信号的时差：以上公式(3)至公式(6)中，Tstart-stop为所述第一信号与第二信号的时差，cnts为对所述慢时钟信号的周期进行计数后得到的周期个数，Ts为所述慢时钟信号的周期，cntf为对所述第一快时钟信号的周期进行计数后得到的周期个数，Tf为所述第一快时钟信号、第二快时钟信号的周期，cntf-90为对所述第二快时钟信号的周期进行计数后得到的周期个数。本专利技术提出的一种基于FPGA的时间数字转换器，用于测量两信号的时差，其包括以下单元：慢时钟发生单元，用于当接收到第一信号时，产生慢时钟信号；快时钟发生单元，用于当接收到第二信号时，产生快时钟信号，所述快时钟信号的上升沿用于检测所述慢时钟信号的电平；粗计数单元，用于对所述慢时钟信号的周期进行计数，当所述快时钟信号的上升沿检测到所述慢时钟信号的电平发生变化时，停止计数；细计数单元，用于对所述快时钟信号的周期进行计数，当所述快时钟信号的本文档来自技高网...

【技术保护点】
一种基于FPGA的信号时差测量方法，其特征在于，包括以下步骤：接收到第一信号时，产生慢时钟信号，同时对所述慢时钟信号的周期进行计数；接收到第二信号时，产生快时钟信号，利用所述快时钟信号的上升沿去检测所述慢时钟信号的电平，同时对所述快时钟信号的周期进行计数；若利用所述快时钟信号的上升沿检测到所述慢时钟信号的电平发生变化，则产生一标识信号，并停止对所述快时钟信号和所述慢时钟信号信号的周期的计数；根据所述标识信号产生时，所述慢时钟信号的电平是处于上升沿还是处于下降沿，结合所述慢时钟信号的周期及计数所得的周期个数、所述快时钟信号的周期及计数所得的周期个数，相应计算所述第一信号和第二信号的时差。

【技术特征摘要】
1.一种基于FPGA的信号时差测量方法，其特征在于，包括以下步骤：接收到第一信号时，产生慢时钟信号，同时对所述慢时钟信号进行周期计数；接收到第二信号时，产生第一快时钟信号和第二快时钟信号，并分别利用所述第一快时钟信号的上升沿和第二快时钟信号的上升沿去检测所述慢时钟信号的电平，同时对所述第一快时钟信号和第二快时钟信号的周期进行计数；所述第二快时钟信号的周期与所述第一快时钟信号的周期相同，且所述第二快时钟信号比所述第一快时钟信号延迟90度相位；若利用所述第一快时钟信号的上升沿或第二快时钟信号的上升沿检测到所述慢时钟信号的电平发生变化，则产生一标识信号，同时停止对所述第一快时钟信号、第二快时钟信号和所述慢时钟信号信号的周期的计数；根据所述标识信号产生时，所述慢时钟信号的电平是处于上升沿还是处于下降沿，结合所述慢时钟信号的周期及计数所得的周期个数、所述第一快时钟信号和第二快时钟信号的周期、所述第一快时钟信号计数所得的周期个数、所述第二快时钟信号计数所得的周期个数，相应计算所述第一信号和第二信号的时差。2.如权利要求1所述的基于FPGA的信号时差测量方法，其特征在于，所述相应计算所述第一信号和第二信号的时差的步骤具体如下：当所述标识信号产生时，所述慢时钟信号的电平正好处于上升沿，且所述标识信号是基于所述第一快时钟信号产生的，则由以下公式(3)计算所述第一信号和第二信号的时差：Tstart-stop＝cnts×Ts-cntf×Tf(3)当所述标识信号产生时，所述慢时钟信号的电平正好处于下降沿，且所述标识信号是基于所述第一快时钟信号产生的，则由以下公式(4)计算所述第一信号和第二信号的时差：当所述标识信号产生时，所述慢时钟信号的电平正好处于上升沿，且所述标识信号是基于所述第二快时钟信号产生的，则由以下公式(5)计算所述第一信号和第二信号的时差：当所述标识信号产生时，所述慢时钟信号的电平正好处于下降沿，且所述标识信号是基于所述第二快时钟信号产生的，则由以下公式(6)计算所述第一信号和第二信号的时差：以上公式(3)至公式(6)中，Tstart-stop为所述第一信号与第二信...

【专利技术属性】
技术研发人员：李亚锋，张振军，
申请(专利权)人：李亚锋，
类型：发明
国别省市：广东;44