一种软件版本加载方法技术

本发明专利技术公开了一种软件版本加载方法，包括：第一步骤，主处理器执行其引导存储器的引导程序，以初始化主处理器以及相关外围电路接口；第二步骤，主处理器从网管版本服务器下载相关内容，并保存在主处理器的程序存储器中；第三步骤，主处理器通过向一个或多个从处理器发送复位控制信号，通过总线控制开关将各个处理器所需的相关程序版本写入相应的引导及程序存储器；第四步骤，主处理器和从处理器分别启动各自的各项功能和任务；以及第五步骤，主处理器和从处理器建立主从通信关系，以使主处理器监控和管理从处理器的运行状态。另外，本发明专利技术还提供了一种软件版本加载系统。本发明专利技术降低了电路的复杂度，方便了软件版本的加载、升级和维护管理。

【技术实现步骤摘要】
【专利摘要】本专利技术公开了，包括：第一步骤，主处理器执行其引导存储器的引导程序，以初始化主处理器以及相关外围电路接口；第二步骤，主处理器从网管版本服务器下载相关内容，并保存在主处理器的程序存储器中；第三步骤，主处理器通过向一个或多个从处理器发送复位控制信号，通过总线控制开关将各个处理器所需的相关程序版本写入相应的引导及程序存储器；第四步骤，主处理器和从处理器分别启动各自的各项功能和任务；以及第五步骤，主处理器和从处理器建立主从通信关系，以使主处理器监控和管理从处理器的运行状态。另外，本专利技术还提供了一种软件版本加载系统。本专利技术降低了电路的复杂度，方便了软件版本的加载、升级和维护管理。【专利说明】
本专利技术涉及。
技术介绍
在现代大型通讯设备中，一个设备甚至设备中的一个单板上的嵌入式系统经常需要设计成主从式多处理器系统，以共同完成大规模计算或实时控制。主、从处理器可以由同类型的或者不同功能类型的处理器组成，主、从处理器之间的通信可以通过通用异步接收器/发送器(UART)、以太网、外围控制器接口(PCI)总线或者其它总线方式来进行。 如图1所示，在现有技术中，主处理器系统和从处理器系统往往各自都需要一套独立的外围存储器，这些存储器包括以下部分:用于引导处理器启动的引导存储器、用于存储内核及应用程序的程序存储器、以及用于执行该内核及应用程序的SDRAM存储器。主、从处理器的软件版本加载方法是:(1)首先，借助烧片器等工具分别为主、从处理器各自的引导存储器烧结引导程序；(2)由引导存储器分别引导启动主、从处理器后，通过主、从处理器各自的UART接口或者以太网口来把内核及应用程序加载到各自的程序存储器中； 接着主、从处理器再分别执行各自程序存储器中的内核及应用程序，分别启动主、从处理器各自的功能和任务；(4)同时，主处理器和从处理器之间通过UART接口、以太网口、PCI总线接口或者其它总线接口建立主从通信关系。由此可见，主处理器和从处理器仅仅在各自的程序运行起来后才有一种主从的通信关系，在主、从处理器的启动过程完全是独立的。而且，在软件版本升级的时候，也需要分别升级主处理器和从处理器各自的引导存储器和程序存储器中的软件版本。
技术实现思路
相关技术的设计的缺点是:整个主从多处理器系统不仅电路复杂、器件多、成本高，而且程序版本的升级和维护也复杂得多，所花费的时间和成本也高，效率低。 考虑到上述问题而做出本专利技术，为此，本专利技术的主要目的在于提供。 为了实现上述目的，根据本专利技术的第一实施例，提供了。 该方法包括:主处理器，通过其外部总线带有引导存储器、程序存储器、SDRAM存储器；一个或多个从处理器，一个或多个从处理器中的每个都通过其外部总线带有引导及程序存储器、SDRAM存储器；以及总线控制开关，用于将主处理器的外部总线连接至各个从处理器的引导及程序存储器；其中，主处理器和一个或多个从处理器之间通过通信接口电路连接。 在该方法中，主处理器可以向一个或多个从处理器发送复位控制信号。另外，通信接口电路包括UART接口、以太网接口、PCI总线接口、以及其它总线接口。 为了实现上述目的，根据本专利技术的第二实施例，提供了，该方法米用了本专利技术第一实施例的。 该方法包括以下步骤:第一步骤，主处理器执行其引导存储器的引导程序，以初始化主处理器以及相关外围电路接口 ；第二步骤，主处理器从网管版本服务器下载相关内容，并保存在主处理器的程序存储器中；第三步骤，主处理器通过向一个或多个从处理器发送复位控制信号，通过总线控制开关将各个处理器所需的相关程序版本写入相应的引导及程序存储器；第四步骤，主处理器和从处理器分别启动各自的各项功能和任务；以及第五步骤，主处理器和从处理器建立主从通信关系，以使主处理器监控和管理从处理器的运行状态。 其中，在第二步骤中，主处理器下载的相关内容包括:主处理器使用的内核及应用程序版本、从处理器使用的引导程序版本、内核、以及应用程序版本。 另外，第三步骤包括以下步骤:步骤A，主处理器向一个或多个从处理器发送复位控制信号，以使一个或多个从处理器处于复位状态；步骤B，主处理器打开总线控制开关，以对从处理器的引导及程序存储器进行读写控制；步骤C，主处理器将各个从处理器所需的引导程序版本、内核、以及应用程序版本写入相应的引导及程序存储器；步骤D，主处理器停止对从处理器的复位，关闭总线控制开关，以关闭主处理器对从处理器的引导及程序存储器的读写控制。 第四步骤包括以下步骤:步骤A:主处理器运行内核及应用程序版本，启动其各项功能和任务；以及步骤B:从处理器分别执行各自的引导存储器中的引导程序，并运行内核及应用程序版本，启动各自的功能和任务。 另外，在第_■步骤中，主处理器通过相关外围接口下载相关内容，其中，相关外围接口包括UART接口和以太网口。 在第五步骤中，主处理器和从处理器之间通过UART接口、以太网接口、PCI总线接口、或其它总线接口建立主从通信关系。 通过上述技术方案，本专利技术降低了电路的复杂度，并且方便了软件版本的加载、升级和维护管理。 【专利附图】【附图说明】 此处所说明的附图用来提供对本专利技术的进一步理解，构成本申请的一部分，本专利技术的示意性实施例及其说明用于解释本专利技术，并不构成对本专利技术的不当限定。在附图中:图1是现有技术中主从处理器的方法框图；图2是根据本专利技术第一实施例的主从处理器的方法框图；图3是根据本专利技术第一实施例的主从处理器的方法的特定实例的框图；图4是根据本专利技术第二实施例的的流程图；以及图5是根据本专利技术第二实施例的的详细处理流程图。 【具体实施方式】 下面将参考附图详细说明本专利技术。 第一实施例首先将参照图2和图3描述本专利技术的第一实施例。图2是根据本专利技术第一实施例的主从式多处理器方法的框图，图3是采用PowerPC MPC875微处理器和Agere公司的网络处理器APP320E的主从式多处理器方法的框图。 如图2所示，根据本专利技术第一实施例的包括:主处理器202，通过其外部总线带有引导存储器(BOOT存储器)204、程序存储器(PROGRAM存储器)206, SDRAM存储器208 ;—个或多个从处理器210，一个或多个从处理器210中的每个都通过其外部总线带有引导及程序存储器(即，B00T&PR0GRAM存储器，引导及程序二合一存储器)212、SDRAM存储器214 ;以及总线控制开关216，用于将主处理器202的外部总线连接至引导及程序存储器212 ;其中，主处理器202和一个或多个从处理器210之间通过通信接口电路连接。 在该方法中，主处理器202向一个或多个从处理器210发送复位控制信号。另外，通信接口电路包括UART接口、以太网接口、PCI总线接口、以及其它总线接口。 以主处理器采用Freescale公司的PowerPC MPC875微处理器的系统为例。如图3所示，主处理器301通过其外部总线302连接一个512K字节的Boot Flash存储器303、16M字节的SDRAM存储器304和4M字节的Program Flash存储器305;从处理器306为Agere公司的网络处理器APP320E的内置ARM微处理器，本文档来自技高网...

【技术保护点】
一种软件版本加载方法，其特征在于，包括 ：主处理器，通过其外部总线带有引导存储器、程序存储器、SDRAM 存储器 ；一个或多个从处理器，所述一个或多个从处理器中的每个都通过其外部总线带有引导及程序存储器、SDRAM 存储器 ；以及总线控制开关，用于在所述主处理器、所述一个或多个从处理器需要加载或者升级软件版本的情况下，将所述主处理器的外部总线直接连接至所述引导及程序存储器 ；其中，所述主处理器和所述一个或多个从处理器之间通过通信接口电路连接。

【技术特征摘要】

【专利技术属性】
技术研发人员：吴健辉，
申请(专利权)人：吴健辉，
类型：发明
国别省市：广东;44