用于通讯装置的处理电路及其处理方法制造方法及图纸

本发明专利技术提供一种用于通讯装置的处理电路及其处理方法，其中处理电路包含：预缓冲器，配置以依据混杂顺序接收并缓冲传输块的多个数据集合，其中该多个数据集合分别对应多个编码块；去混杂器，耦接该预缓冲器，配置以依据去混杂顺序从该预缓冲器重新得到该多个数据集合，其中该去混杂顺序不同于该混杂顺序；以及处理模块，耦接该去混杂器，配置以依据该去混杂顺序从该去混杂器接收该多个数据集合从而恢复该多个编码块。本发明专利技术的用于通讯装置的处理电路及其处理方法可降低成本并减少处理与解码的延迟时间。

【技术实现步骤摘要】
用于通讯装置的处理电路及其处理方法
本专利技术有关于通讯技术，并且特别有关于通讯装置的处理电路及其方法。
技术介绍
通讯装置可使用处理电路以处理从另一通讯装置接收的数据。如果上述已接收的数据是混杂的(shuffled)并且上述处理电路需要处理几个阶段，则上述处理电路需要几个较大缓冲器以暂时存储混杂数据的几个中间版本。缓冲器的尺寸严重影响处理电路的总体成本。显然地，具有较小缓冲器或者无缓冲器的处理电路可使得通讯装置的成本变得更低。
技术实现思路
有鉴于此，本专利技术提供一种用于通讯装置的处理电路及其处理方法。一种用于通讯装置的处理方法，包含：预缓冲器，配置以依据混杂顺序接收并缓冲传输块的多个数据集合，其中该多个数据集合分别对应多个编码块；去混杂器，耦接该预缓冲器，配置以依据去混杂顺序从该预缓冲器重新得到该多个数据集合，其中该去混杂顺序不同于该混杂顺序；以及处理模块，耦接该去混杂器，配置以依据该去混杂顺序从该去混杂器接收该多个数据集合从而恢复该多个编码块。一种用于通讯装置的处理方法，包含：依据混杂顺序接收并缓冲传输块的多个数据集合；依据去混杂顺序处理该传输块的该多个数据集合以恢复多个编码块；其中该去混杂顺序不同于该混杂顺序，以及该传输块的该多个数据集合分别对应该多个编码块。本专利技术的用于通讯装置的处理电路及其处理方法可降低成本并减少处理与解码的延迟时间。附图说明图1是根据本专利技术实施例描述的处理电路处理传输块以产生几个编码块的示意图。图2是根据本专利技术实施例描述的图1中的处理电路的示意图。图3是根据本专利技术实施例描述的图2的处理模块示意图。图4是根据本专利技术另一实施例描述的图2的处理模块示意图。图5是根据本专利技术实施例描述的图1的处理电路使用的方法流程图。图6是描述的预处理、后处理以及对传输块执行的解码步骤之间的时序关系图。具体实施方式在说明书及权利要求书当中使用了某些词汇来指称特定的元件。所属
的技术人员应可理解，硬件制造商可能会用不同的名词来称呼同一个元件。本说明书及权利要求书并不以名称的差异作为区分元件的方式，而是以元件在功能上的差异作为区分的准则。在通篇说明书及权利要求项中所提及的“包含”为一开放式的用语，故应解释成“包含但不限定于”。此外，“耦接”一词在此包含任何直接及间接的电气连接手段。因此，若文中描述第一装置耦接于第二装置，则代表第一装置可直接电气连接于第二装置，或透过其它装置或连接手段间接地电气连接至第二装置。接下来的描述是实现本专利技术的最佳实施例，其是为了描述本专利技术原理的目的，并非对本专利技术的限制。可以理解地是，本专利技术实施例可由软件、硬件、固件或其任意组合来实现。图1是根据本专利技术实施例描述的处理电路处理传输块(transportblock)以产生几个编码块(codeblock)的示意图。处理电路100可为通讯装置的一部分，并且可与通讯装置中的射频(RadioFrequency,RF)电路、解码器耦接。RF电路可向处理电路100提供传输块的软比特(soft-bit)。处理电路100可处理上述传输块以恢复编码块的硬比特(hard-bit)，并且接着将编码块传给解码器。例如，通讯装置可为宽带码分多址(WidebandCodeDivisionMultipleAccess,WCDMA)通讯装置，例如WCDMA节点(NodeB)或WCDMA用户设备(UserEquipment,UE)。解码器可为前向纠错(ForwardErrorCorrection,FEC)解码器。换句话说，处理电路100恢复的编码块可为待解码的FEC编码块。解码器可执行解码进程，例如Turbo码解码、维特比(Viterbi)解码、低密度奇偶校验(LowDensityParityCheck,LDPC)解码或里得-所罗门(Reed-Solomon,RS)解码。处理电路100接收的传输块包含多个以混杂顺序排列的数据集合。处理电路100可使用每个数据集合以恢复编码块，其中将编码块接着传给后续解码器。在图1所示的示例中，传输块包含处在混杂顺序的三个数据集合。第一数据集合包含标签“S1”标注的矩形所代表的系统比特(systembit)数据集合以及标签“P1”标注的矩形所代表的奇偶校验位比特(paritybit)数据集合。可处理上述系统比特数据集合与奇偶校验位比特数据集合以分别恢复编码块1的系统比特字段与奇偶校验位比特字段。第二数据集合包含标签“S2”标注的矩形所代表的系统比特数据集合以及标签“P2”标注的矩形所代表的奇偶校验位比特数据集合。可处理上述系统比特数据集合与奇偶校验位比特数据集合以分别恢复编码块2的系统比特字段与奇偶校验位比特字段。第三数据集合包含标签“S3”标注的矩形所代表的系统比特数据集合以及标签“P3”标注的矩形所代表的奇偶校验位比特数据集合。可处理上述系统比特数据集合与奇偶校验位比特数据集合以分别恢复编码块3的系统比特字段与奇偶校验位比特字段。传输块中的其他未标注的矩形可代表其他字段，例如传输块的循环冗余校验(CyclicRedundancyCheck,CRC)字段。因为不同数据集合彼此交错，所以传输块中的数据是混杂的。图2是根据本专利技术实施例描述的图1中的处理电路的示意图。本实施例中的处理电路100包含预缓冲器(pre-buffer)220、去混杂器(de-shuffler)240以及处理模块260。因为紧接处理电路100的解码器需要依据去混杂顺序（inade-shuffledorder，例如首先是编码块1，接着是编码块2，然后才是编码块3）接收编码块，所以尽管传输块包含以混杂顺序排列的数据集合，处理电路100也需要依据去混杂顺序产生编码块。去混杂顺序不同于混杂顺序。简化起见，首先，预缓冲器220依据混杂顺序接收并缓冲传输块数据集合。接着，去混杂器240依据去混杂顺序重新得到(retrieve)上述传输块数据集合并且向处理模块260提供数据集合。然后，处理模块260依据去混杂顺序处理数据集合以恢复编码块。接着将编码块传给后续解码器。如上所述，预缓冲器220依据混杂顺序接收并缓冲数据集合。使用图1所述的传输块作为示例，预缓冲器220接收并缓冲从最左端至最右端的数据。因为预缓冲器220未依集合为单位依次接收数据集合，所以上述排列为混杂顺序。换句话说，预缓冲器220未首先接收第一数据集合的全部内容，然后是第二数据集合的全部内容，接着是第三数据集合的全部内容。替换地，上述数据集合彼此交错。虽然预缓冲器220依据混杂顺序接收并缓冲数据集合，但是去混杂器240从预缓冲器220依据去混杂顺序重新得到数据集合。使用图1所示的传输块作为示例，首先去混杂器240从预缓冲器220重新得到标注为S1与P1的数据集合并且将其传给处理模块260，接着从预缓冲器220重新得到标注为S2与P2的数据集合并将其传给处理模块260，以及然后从预缓冲器220重新得到标注为S3与P3的数据集合并将其传给处理模块260。因为处理模块260依据去混杂顺序接收数据集合，所以处理模块260可依据去混杂顺序处理数据集合而不是依据混杂顺序处理数据集合。具体地，处理模块260可依据先进先处理方式(first-come-first-processmanner)进行操作。替代地，处理模块2本文档来自技高网...

【技术保护点】
一种用于通讯装置的处理电路，包含：预缓冲器，配置以依据混杂顺序接收并缓冲传输块的多个数据集合，其中该多个数据集合分别对应多个编码块；去混杂器，耦接该预缓冲器，配置以依据去混杂顺序从该预缓冲器重新得到该多个数据集合，其中该去混杂顺序不同于该混杂顺序；以及处理模块，耦接该去混杂器，配置以依据该去混杂顺序从该去混杂器接收该多个数据集合从而恢复该多个编码块。

【技术特征摘要】
2013.05.15 US 13/894,4341.一种用于通讯装置的处理电路，包含：预缓冲器，配置以依据混杂顺序接收并缓冲传输块的多个数据集合，其中，该多个数据集合的每一个包含系统比特数据集合与奇偶校验位比特数据集合，并且该多个数据集合的该每一个分别对应多个编码块的每一个，该混杂顺序是未依数据集合为单位依次接收数据集合的排列；去混杂器，耦接该预缓冲器，配置以依据去混杂顺序从该预缓冲器重新得到该多个数据集合，其中该去混杂顺序不同于该混杂顺序，并且该去混杂顺序是依数据集合为单位依次接收数据集合的排列；以及处理模块，耦接该去混杂器，配置以依据该去混杂顺序从该去混杂器接收该多个数据集合从而恢复该多个编码块。2.如权利要求1所述的用于通讯装置的处理电路，其特征在于，配置该处理模块以先进先处理方式进行运作。3.如权利要求1所述的用于通讯装置的处理电路，其特征在于，该处理模块包含：预处理单元，耦接该去混杂器；混合自动重传请求组合单元，耦接该预处理单元；后处理单元，耦接该混合自动重传请求组合单元；以及后缓冲器，耦接该后处理单元，配置以输出该多个编码块。4.如权利要求1所述的用于通讯装置的处理电路，其特征在于，该处理模块包含：第一处理链，耦接该去混杂器，配置以依据该去混杂顺序从该去混杂器接收多个该系统比特数据集合从而恢复多个系统比特字段；第二处理链，耦接该去混杂器，配置以依据该去混杂顺序从该去混杂器接收多个该奇偶校验位比特数据集合从而恢复多个奇偶校验位比特字段；以及级联单元，耦接该第一处理链与该第二处理链，配置以将该多个系统比特字段的每一个与该多个奇偶校验位比特字段的对应一个结合从而形成该编码块的对应一个。5.如权利要求4所述的用于通讯装置的处理电路，其特征在于，该第一处理链包含：第一预处理单元，耦接该去混杂器；第一混合自动重传请求组合单元，耦接该第一预处理单元；以及第一后处理单元，耦接该第一混合自动重传请求组合单元与该级联单元...

【专利技术属性】
技术研发人员：林凯立，胡茗智，赖名威，
申请(专利权)人：联发科技股份有限公司，
类型：发明
国别省市：中国台湾;71