具有多个非易失性半导体存储单元的存储装置及其用于在具有较高残留寿命长度的存储单元中放置热数据而在具有较低残留寿命长度的存储单元中放置冷数据的控制方法制造方法及图纸

技术编号:10562342 阅读:199 留言:0更新日期:2014-10-22 15:21
一种存储装置,被提供有多个非易失性半导体存储介质和存储控制器,该存储控制器耦合到该多个半导体存储介质。存储控制器基于已经获取的剩余寿命长度信息标识第一半导体存储单元和第二半导体存储单元,该第一半导体存储单元是至少一个半导体存储介质,该第二半导体存储单元是至少一个半导体存储介质并且被提供有比第一半导体存储单元的剩余寿命长度短的剩余寿命长度。而且,存储控制器基于指示与针对每个逻辑存储区域的写入有关的统计结果的统计信息标识用于第一半导体存储单元的第一逻辑存储区域和用于第二半导体存储单元的第二逻辑存储区域,该第二逻辑存储区域被提供有比第一逻辑存储区域的写入负荷高的写入负荷。存储控制器从第一逻辑存储区域和第二逻辑存储区域读取数据并且向第二逻辑存储区域写入已经从第一逻辑存储区域读取的数据和/或向第一逻辑存储区域写入已经从第二逻辑存储区域读取的数据。

【技术实现步骤摘要】
【国外来华专利技术】【专利摘要】一种存储装置,被提供有多个非易失性半导体存储介质和存储控制器,该存储控制器耦合到该多个半导体存储介质。存储控制器基于已经获取的剩余寿命长度信息标识第一半导体存储单元和第二半导体存储单元,该第一半导体存储单元是至少一个半导体存储介质,该第二半导体存储单元是至少一个半导体存储介质并且被提供有比第一半导体存储单元的剩余寿命长度短的剩余寿命长度。而且,存储控制器基于指示与针对每个逻辑存储区域的写入有关的统计结果的统计信息标识用于第一半导体存储单元的第一逻辑存储区域和用于第二半导体存储单元的第二逻辑存储区域,该第二逻辑存储区域被提供有比第一逻辑存储区域的写入负荷高的写入负荷。存储控制器从第一逻辑存储区域和第二逻辑存储区域读取数据并且向第二逻辑存储区域写入已经从第一逻辑存储区域读取的数据和/或向第一逻辑存储区域写入已经从第二逻辑存储区域读取的数据。【专利说明】具有多个非易失性半导体存储单元的存储装置及其用于在 具有较高残留寿命长度的存储单元中放置热数据而在具有 较低残留寿命长度的存储单元中放置冷数据的控制方法
本专利技术涉及对被提供有多个非易失性半导体存储介质的存储装置的存储控制。
技术介绍
存储装置一般被提供有被配置用于存储数据的物理存储介质和被配置用于控制 物理存储介质的控制器。控制器向耦合到存储装置的计算机(诸如主机)提供数据存储空 间(一般为逻辑卷)。 存储装置使I/O处理能够被高速执行并且可以通过使用具有RAID (独立(或者廉 价)盘冗余阵列)配置的多个物理存储介质来表现对物理存储介质的故障的高容错性。 存储装置一般配备有HDD (硬盘驱动)作为物理存储介质。然而近年来,被提供有 闪速存储器(下文称为FM)、诸如SSD (固态驱动)的物理存储介质已经作为替代HDD的新 的物理存储介质而引起关注。 SSD与HDD相比具有极高I/O处理速度的优点。然而,对用于SSD的数据写入的频 率(frequency)有上限并且SSD的寿命长度不利地短于HDD的寿命长度。将在下文中描述 SSD的缺点。 在尝试重写闪速存储器(通常为NAND类型的闪速存储器)的数据的情况下,不 能在已经存储数据的物理区域上改写数据。为了向在物理区域上的数据重写数据,在以块 (该块是闪速存储器的擦除单位)为单位对物理区域上的数据执行擦除处理(下文称为块 擦除)之后,有必要在其中已经执行了块擦除的物理区域上写入数据。 然而,用于每个块的块擦除的次数(下文称为擦除频率)由于闪速存储器的物理 限制而有限。在块的擦除频率超过限制的情况下,不能向块中存储数据。换而言之,SSD的 寿命长度是在配置SSD的所有块的擦除频率超过上限时。 通过将一种被称为耗损均衡(wear leveling)(下文称为WL)的方法用于一般SSD 来延长SSD的寿命长度。这是一种用于在块之间均衡擦除频率并且用于通过以这样的方式 控制数据的存储位置来仅阻止特定块劣化的技术,该方式为向被提供有较多擦除频率的块 中存储用低频率更新的数据而向提供有较少擦除频率的块中存储用高频率更新的数据。 在采用SSD作为存储装置的物理存储介质的情况下,一般在存储装置上装配多个 SSD。换而言之,即使在仅能阻止特定块劣化的情况下,仍然在SSD之间出现负荷失衡并且 负荷在一些情况下仅被集中于特定SSD上。专利文献1公开了一种用于通过将WL应用于 SSD并且通过在多个SSD之间均衡擦除频率来对整个存储装置实现长寿命长度的方法。在 物理存储介质、诸如SSD之间执行的WL在下文中称为"设备间WL" 引用列表 专利文献 PTL 1 :W0/2011/010344
技术实现思路
技术问题 存储装置的控制器(下文称为存储控制器)决定用于设备间WL的移动目标的数 据。因而,存储控制器有必要了解SSD的内部信息。内部信息是诸如针对闪速存储器的数 据写入数量和剩余擦除频率这样的信息。在信息的粒度更细微(也就是信息更详细)的情 况下,设备间WL的执行准确度被提高。这意味着存储控制器可以了解SSD、SSD的数据和数 据将被移向的SSD。例如,专利文献1公开了一种技术,在该技术中,存储控制器可以详细了 解以物理块为单位的SSD的内部信息以实施设备间WL。对于专利文献1,存储控制器控制 在每个SSD中的多个块的擦除频率的信息。 然而,在该情况下,由于每个SSD的内部信息详细,所以每个SSD的内部信息的数 量大,并且存储控制器需要大容量的存储器。来自每个SSD的大量内部信息被存储到存储 器中。因而,在存储控制器均衡擦除频率的情况下,存储控制器有必要参考已经向存储器中 存储的大量内部信息。因此,存储控制器的负荷更大。 这样的问题对于被提供有除了 SSD之外的、其中擦除频率有限的非易失性半导体 存储介质的存储装置出现。 问题的解决方案 一种存储装置被提供有多个非易失性半导体存储介质和存储控制器,该存储控制 器耦合到该多个半导体存储介质的控制器。 半导体存储介质单元中的每个半导体存储介质单元由至少一个非易失性半导体 存储介质构成并且是逻辑存储区域的基础。存储控制器向半导体存储单元写入基于写入目 标的数据的数据,该半导体存储单元是多个逻辑存储区域中的写入目的地的逻辑存储区域 的基础。存储控制器例如规律地或者不规律地从半导体存储介质中的每个半导体存储介质 获取内部信息并且存储所获取到的针对每个半导体存储介质的内部信息, 存储控制器存储统计信息,该统计信息指示与用于每个逻辑存储区域的写入有关 的统计结果,并且存储剩余寿命长度信息,该剩余寿命长度信息是与半导体存储介质中的 每个半导体存储介质的剩余寿命长度有关的信息。剩余寿命长度信息可以是指示剩余寿命 长度本身的数值、可以是对剩余寿命长度具有影响的属性(例如,存储介质类型、诸如单级 单元和多级单元)并且可以是用于预测(计算)剩余寿命长度的数值。存储装置除了多个 半导体存储介质之外还可以被提供有其它类型的物理存储介质(诸如硬盘驱动)。 存储控制器基于已经获取的剩余寿命长度信息标识第一半导体存储单元和具有 比第一半导体存储单元的剩余寿命长度短的剩余寿命长度的第二半导体存储单元, 存储控制器另外基于指示与针对每个逻辑存储区域的写入有关的统计结果的统 计信息标识用于第一半导体存储单元的第一逻辑存储区域和用于第二半导体存储单元的、 被提供有比第一逻辑存储区域的写入负荷高的写入负荷的第二逻辑存储区域。 存储控制器从第一逻辑存储区域和第二逻辑存储区域读取数据,并且向第二逻辑 存储区域写入已经从第一逻辑存储区域读取的数据和/或向第一逻辑存储区域写入已经 从第二逻辑存储区域读取的数据。 半导体存储单元例如可以是一个SSD或者可以是由至少两个SSD构成的RAID组。 逻辑存储区域例如可以是基于一个SSD的逻辑地址范围或者可以是跨越构成 RAID组的至少两个SSD的逻辑地址范围。 本专利技术的有利效果 可以减少存储控制器的负荷增加,并且可以以高准确程度执行非易失性半导体存 储介质之间的擦除频率的均衡。 【专利附图】【附图说明】 图1是示出根据第一实施例的包括存储本文档来自技高网
...

【技术保护点】
一种存储装置,包括:被提供有存储器控制器的多个非易失性半导体存储单元;以及存储控制器,所述存储控制器是耦合到所述多个半导体存储单元的控制器,其中所述半导体存储单元中的每个半导体存储单元由至少一个非易失性半导体存储介质构成、并且是逻辑存储区域的基础,所述存储控制器向半导体存储单元写入数据,所述半导体存储单元是多个逻辑存储区域中的写入目的地的逻辑存储区域的基础,所述存储控制器例如规律地或者不规律地从所述半导体存储介质中的每个半导体存储介质获取内部信息、并且存储所获取到的针对各个半导体存储介质的所述内部信息,所述存储控制器针对每个半导体存储介质存储统计信息、并且存储剩余寿命长度信息,所述统计信息指示与对每个逻辑存储区域的写入有关的统计结果,所述剩余寿命长度信息是与所述半导体存储介质中的每个半导体存储介质的剩余寿命长度有关的信息,(A)所述存储控制器基于所获取到的所述剩余寿命长度信息,来标识第一半导体存储单元和被提供有比所述第一半导体存储单元的剩余寿命长度短的剩余寿命长度的第二半导体存储单元,(B)所述存储控制器另外基于指示与对每个逻辑存储区域的写入有关的所述统计结果的所述统计信息,来标识用于所述第一半导体存储单元的第一逻辑存储区域和用于所述第二半导体存储单元的、被提供有比所述第一逻辑存储区域的写入负荷高的写入负荷的第二逻辑存储区域,并且(C)所述存储控制器从第一逻辑存储区域组和所述第二逻辑存储区域读取数据、向所述第二逻辑存储区域写入从所述第一逻辑存储区域读取到的数据、并且/或者向所述第一逻辑存储区域写入从所述第二逻辑存储区域读取到的数据。...

【技术特征摘要】
【国外来华专利技术】

【专利技术属性】
技术研发人员:小关英通小川纯司
申请(专利权)人:株式会社日立制作所
类型:发明
国别省市:日本;JP

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1