时钟产生装置及其方法制造方法及图纸
【技术实现步骤摘要】
时钟产生装置及其方法
本专利技术涉及一种电子装置，特别涉及一种时钟产生装置及其方法。
技术介绍
一般时间交错类比数字转换器是将N个（或N个通道（channel））的类比数字转换器并列配置，以使类比数字转换器的取样频率提升N倍。此种方式为高取样频率类比数字转换器常用的作法。然而，时间交错类比数字转换器会面临许多非理想的问题，举凡N个类比数字转换器彼此之间的取样时间不匹配（samplingtimingmismatch）－也即取样时间扭曲（samplingtimingskew）、或者N个类比数字转换器彼此之间增益不匹配（gainmismatch）与偏移电压不匹配（offsetmismatch）。取样时间不匹配是因为每个通道的类比数字转换器取样周期不同所致。例如，图1A所示，利用M个分别为250MHZ的类比数字转换器ADC1、ADC2～ADCM构成一个1GHz的类比数字转换器。以四个类比数字转换器为例，当类比数字转换器ADC1取样完信号，类比数字转换器ADC2必须间隔1/1GHz（也就是1ns）进行取样，接着类比数字转换器ADC3在类比数字转换器ADC2取样后隔1/GHz...
【技术保护点】
一种时钟产生装置，包含有：一第一延迟单元，接收一输入时钟，延迟所述输入时钟一预设时间，产生一输入延迟时钟；一除频单元，接收所述输入延迟时钟，除频所述输入延迟时钟，以产生一第一除频时钟与一第二除频时钟，且所述第一除频时钟的频率与所述第二除频时钟的频率均为所述输入延迟时钟的一预设倍数；一角度延迟单元，延迟所述第一除频时钟一第二预设时间，由所述角度延迟单元的第一输出端产生一第一延迟时钟；以及一第一计算单元，依据所述第一除频时钟与所述第一延迟时钟的电平决定一第一输出时钟的第一边缘的触发时间，依据所述输入时钟与所述第一延迟时钟的电平决定所述第一输出时钟的第二边缘的下降时间。
【技术特征摘要】
1.一种时钟产生装置，包含有：一第一延迟单元，接收一输入时钟，延迟所述输入时钟一预设时间，产生一输入延迟时钟；一除频单元，接收所述输入延迟时钟，除频所述输入延迟时钟，以产生一第一除频时钟与一第二除频时钟，且所述第一除频时钟的频率与所述第二除频时钟的频率均为所述输入延迟时钟的一预设倍数；一角度延迟单元，延迟所述第一除频时钟一第二预设时间，由所述角度延迟单元的第一输出端产生一第一延迟时钟；以及一第一计算单元，依据所述第一除频时钟与所述第一延迟时钟的电平决定一第一输出时钟的第一边缘的触发时间，依据所述输入时钟与所述第一延迟时钟的电平决定所述第一输出时钟的第二边缘的下降时间。2.根据权利要求1所述的时钟产生装置，其中，所述角度延迟单元延迟所述第一除频时钟所述第二预设时间，由所述角度延迟单元的第二输出端产生一第二延迟时钟，且所述时钟产生装置还包含：一第二计算单元，依据所述第二除频时钟与所述第二延迟时钟的电平决定一第二输出时钟的第一边缘的触发时间，依据所述输入时钟与所述第二延迟时钟的电平决定所述第二输出时钟的第二边缘的下降时间。3.根据权利要求1或2所述的时钟产生装置，其中，所述第一边缘为正缘、所述第二边缘为负缘。4.根据权利要求1所述的时钟产生装置，其中，所述预设倍数为二分之一倍。5.根据权利要求1所述的时钟产生装置，其中，所述第二预设时间为90度的周期时间。6.根据权利要求2所述的时钟产生装置，其中，所述第一输出时钟与所述第二输出时钟为非重叠时钟。7.根据权利要求1所述的时钟产生装置，其中，所述第一计算单元包含有多个晶体管，一第一晶体管接收所述第一除频时钟、一第二晶体管耦接所述第一晶体管且接收所述第一延迟时钟、一第三晶体管耦接所述第一晶体管且接收所述第一延迟时钟、一第四晶体管耦接所述第二晶体管与所述第三晶体管且接收所述输入时钟。8.根据权利要求7所述的时钟产生装置，其中，所述第一晶体管与所述第二晶体管串联形成一第一路径、所述第三晶体管与所述第四晶体管串联形成一第二路径，所述第一路径并联所述第二路径以执行方程式ck1＝(cl·cla)+(cl·cks)，其中，ck1为所述第一输出时钟、c1a为所述第一除频时钟、c1为所述第一延迟时钟。9.根据权利要求2所述的时钟产生装置，其中，所述第二计算单元包含有多个晶体管，一第一晶体管接收所述第二除频时钟、一第二晶体管耦接所述第一晶体管且接收所述第二延迟时钟、一第三晶体管耦接所述第一晶体管且接收所述第二延迟时钟、一第四晶体管耦接所述第二晶体管与所述第三晶体管且接收所述输入时钟。10.根据权利要求9所述的时钟产生装置，其...
【专利技术属性】
技术研发人员：黄诗雄，林见儒，
申请(专利权)人：瑞昱半导体股份有限公司，
类型：发明
国别省市：中国台湾;71
- 暂无相关专利
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。