【技术实现步骤摘要】
本专利技术涉及显示
，尤其涉及一种阵列基板、液晶显示装置和阵列基板的 制作方法。
技术介绍
阵列基板是显示器中的重要组成部分，阵列基板包括数行栅线、数列数据线和有 数行栅线和数列数据线定义的数个子像素单元，每个子像素单元包括薄膜晶体管和像素电 极。阵列基板中的大部分结构需要通过不同的构图工艺来形成，每一次构图工艺通常包括 光刻胶涂覆、曝光、显影、刻蚀、光刻胶剥离等工艺。因此，整个阵列基板的制作过程较为复 杂，使得阵列基板的制作成本较高。
技术实现思路
本专利技术提供一种，能够简化阵列 基板的制作工艺，从而降低阵列基板的制作成本。 为解决上述技术问题，本专利技术采用如下技术方案： -方面，提供一种阵列基板，包括数行栅线、数列数据线和由所述数行栅线和数列 数据线定义的数个子像素单元，每个子像素单元包括薄膜晶体管源极、薄膜晶体管漏极和 像素电极，所述薄膜晶体管源极连接于数据线，所述薄膜晶体管漏极连接于像素电极， 每列数据线包括多段第一数据线段和多段第二数据线段； 所述多段第一数据线段与所述数行栅线位于同一...
【技术保护点】
一种阵列基板，包括数行栅线、数列数据线和由所述数行栅线和数列数据线定义的数个子像素单元，每个子像素单元包括薄膜晶体管源极、薄膜晶体管漏极和像素电极，所述薄膜晶体管源极连接于数据线，所述薄膜晶体管漏极连接于像素电极，其特征在于，每列数据线包括多段第一数据线段和多段第二数据线段；所述多段第一数据线段与所述数行栅线位于同一层；所述多段第二数据线段与所述薄膜晶体管源极、薄膜晶体管漏极和像素电极位于同一层，在每个子像素单元中，薄膜晶体管源极连接于第二数据线段；所述多段第一数据线段所在层与所述多段第二数据线段所在层被栅极绝缘层分隔；在每列数据线中，每段第一数据线段分别位于相邻的两行栅线...
【技术特征摘要】
1. 一种阵列基板，包括数行栅线、数列数据线和由所述数行栅线和数列数据线定义的 数个子像素单元，每个子像素单元包括薄膜晶体管源极、薄膜晶体管漏极和像素电极，所述 薄膜晶体管源极连接于数据线，所述薄膜晶体管漏极连接于像素电极，其特征在于， 每列数据线包括多段第一数据线段和多段第二数据线段； 所述多段第一数据线段与所述数行栅线位于同一层； 所述多段第二数据线段与所述薄膜晶体管源极、薄膜晶体管漏极和像素电极位于同一 层，在每个子像素单元中，薄膜晶体管源极连接于第二数据线段； 所述多段第一数据线段所在层与所述多段第二数据线段所在层被栅极绝缘层分隔； 在每列数据线中，每段第一数据线段分别位于相邻的两行栅线之间，每段第二数据线 段分别位于每行栅线处； 在每列数据线中，每段第二数据线段的两端分别通过所述栅极绝缘层上的过孔连接于 相邻的两段第一数据线段。2. 根据权利要求1所述的阵列基板，其特征在于，还包括： 公共电极和与所述数行栅线位于同一层的数行公共电极线，所述公共电极连接于所述 数行公共电极线； 每行公共电极线位于相邻的栅线和第一数据线段之间。3. 根据权利要求2所述的阵列基板，其特征在于， 所述公共电极为狭缝电极，所述像素电极为板状电极。4. 根据权利要求2所述的阵列基板，其特征在于， 所述公共电极为板状电极，所述像素电极为狭缝电极。5. 根据权利要求1至4中任意一项所述的阵列基板，其特征在于， 所述多段第二数据线段、所述薄膜晶体管源极、所述薄膜晶体管漏极和所述像素电极 由氧化铟锡制成。6. -种液晶显示装置，其特征在于，包括： 如权利要求1至5中任意一项所述的阵列基板。7. -种阵列基板的制作方法，其特征在于，所述阵列基板包括数行栅线、数列数据线和 由所述数行栅线和数列数据线定义的数个子像素单元，每个子像素单元包括...
【专利技术属性】
技术研发人员：贾丕健，
申请(专利权)人：京东方科技集团股份有限公司，北京京东方显示技术有限公司，
类型：发明
国别省市：北京;11
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。