【技术实现步骤摘要】
本技术涉及显示器制造领域，尤其涉及一种驱动电路、G0A单元、G0A电路及 显示装置。 驱动电路、GOA单元、GOA电路及显示装置
技术介绍
近些年来显示器的发展呈现出了高集成度，低成本的发展趋势。其中一项非常重 要的技术就是GOA (Gate Driver on Array，阵列基板行驱动）的技术量产化的实现。利用 G0A技术将栅极开关电路集成在显示面板的阵列基板上，从而可以省掉栅极驱动集成电路 部分，以从材料成本和制作工艺两方面降低产品成本。这种利用G0A技术集成在阵列基板 上的栅极开关电路也称为G0A电路或移位寄存器电路，其中该栅极开关电路中的每个移位 寄存器也称G0A单元。 其中，移位寄存器电路包括若干个移位寄存器，每一移位寄存器对应一条栅线，具 体的每一移位寄存器的输出端连接一条栅线；且一移位寄存器的输出端连接下一移位寄存 器的输入端。现有移位寄存器中上拉/下拉TFT (Thin Film Transistor,薄膜场效应晶 体管)控制结构一般都采用单栅极TFT。该结构可以适用于a-Si TFT，但是当变更为氧化物 TFT时，...
【技术保护点】
一种驱动电路，其特征在于，至少一个上拉和下拉单元,所述上拉和下拉单元用于对控制的节点电压进行上拉或下拉； 所述至少一个上拉和下拉单元中至少包含一个双栅极晶体管， 所述双栅极晶体管用于在导通状态下加速对所述节点的充电或放电； 或者，所述双栅极晶体管用于在截止状态下减少通过所述节点的漏电流。
【技术特征摘要】
1. 一种驱动电路，其特征在于，至少一个上拉和下拉单元，所述上拉和下拉单元用于 对控制的节点电压进行上拉或下拉； 所述至少一个上拉和下拉单元中至少包含一个双栅极晶体管， 所述双栅极晶体管用于在导通状态下加速对所述节点的充电或放电； 或者，所述双栅极晶体管用于在截止状态下减少通过所述节点的漏电流。2. 根据权利要求1所述的驱动电路，其特征在于，同一个双栅极晶体管的第二栅极连 接控制信号输入单元，所述控制信号输入单元用于向所述同一个双栅极晶体管的第二栅极 提供与所述同一个双栅极晶体管第一栅极相同的时序信号。3. 根据权利要求1所述的驱动电路，其特征在于，上拉和下拉单元中均至少包含一个 双栅极晶体管，所述上拉和下拉单元的双栅极晶体管的第二栅极连接控制信号输入单元， 所述控制信号输入单元用于向所述上拉和下拉单元的双栅极晶体管的第二栅极提供不同 时序信号。4. 根据权利要求1所述的驱动电路，其特征在于，包括至少一个上拉和下拉单元，连接 第一信号端、第二信号端、第一信号输入端、控制节点和第二信号输入端；用于在所述第一 信号输入端的信号控制下将所述控制节点的电压与所述第一信号端拉齐，或者在所述第二 信号输入端的控制下将所述控制节点的电压与所述第二信号端拉齐。5. 根据权利要求4所述的驱动电路，其特征在于，所述上拉和下拉单元包括上拉子单 元和下拉子单元； 所述上拉子单元包含一个双栅极晶体管，该双栅极晶体管的第二栅极和第一栅极连接 相同的时序信号，该双栅极晶体管的源极连接第一信号端，该双栅极晶体管的漏极连接所 述控制节点； 和\或， 所述下拉子单元包括一个双栅极晶体管，该双栅极晶体管第二栅极和第一栅极连接相 同的时序信号，源极连接第二信号端，漏极连接所述控制节点。6. -种GOA单元，其特征在于，包括：权利要求1-5任一项所述的驱动电路。7. 根据权利要求6所述的GOA单元，其特征在于，所述GOA单元，包括： 第一上拉和下拉单元，连接第一电压端、第二电压端、信号输入端、第一节点和第二节 点；用于在所述信号输入端的信号控制下将所述第一节点的电压与所述第一电压端拉齐， 或者在所述第二节点的控制下将所述第一节点的电压与所述第二电压端拉齐； 第二上拉和下拉单元，连接第二时钟信号端、所述第一电压端、第二电压端、信号输入 端、第一节点和第二节点；用于在所述第二时钟信号端信号的控制下将所述第二节点的电 压与所述第一电压端的电压拉齐，或者在所述信号输入端的信号控制下将所述第二节点的 电压与所述第二电压端拉齐； 第三上拉和下拉单元，连接第一时钟信号端、输出端、所述第一节点、第二节点和所述 第二电压端；用于在所述第一节点的控制下将所述第一时钟信号端的信号在所述输出端输 出，或者在所述第二节点的控制下将所述输出端的电压与所述第二电压端拉齐。8. 根据权利要求7所述的GOA单元，其特征在于， 所述第一上拉和下拉单元，包括第一晶体管和第二晶体管，所述第一晶体管的源极连 接所述第一电压端，所述第一晶体管的漏极连接所述第一节点；所述第一晶体管的第一栅 极连接所述信号输入端； 所述第二晶体管的源极连接所述第一节点，所述第二晶体管的漏极连接所述第二电压 端，所述第二晶体管的第一栅极连接所述第二节点； 所述第二上拉和下拉单元，包括第三晶体管和第四晶体管，所述第三晶体管的源极连 接所述第一电压端，所述第三晶体管的漏极连接所述第二节点，所述第三晶体管的第一栅 极连接所述第二时钟信号端； 所述第四晶体管的源极连接所述第二节点，所述第四晶体管的漏极连接所述第二电压 端，所述第四晶体管的栅极连接所述信号输入端； 所述第三上拉和下拉单元，包括第五晶体管和第六晶体管，所述第五晶体管的源极连 接所述第一时钟信号端，所述第五晶体管的漏极连接所述输出端，所述第五晶体管的栅极 连接所述第一节点； 所述第六晶体管的源极连接所述输出端，所述第六晶体管的漏极连接所述第二电压 端，所述第六晶体管的栅极连接所述第二节点。9. 根据权利要求8所述的GOA单元，其特征在于，所述第一晶体管、第二晶体管、第三晶 体管、第四晶体管、第五晶体管和第六晶体管中包含至少一个双栅极晶体管时，所述至少一 个双栅极晶体管中的每个晶体管还包括第二栅极，所述至少一个双栅极晶体管中同一个双 栅极晶体管的第一栅极和第二栅极输入相同的时序信号。10. 根据权利要求9所述的GOA单元，其特征在于，所述同一个双栅极晶体管的第二栅 极连接控制信号输入单元，所述控制信号输入单元用于向所述同一个双栅极晶体管的第二 栅极提供与所述同一个双栅极晶体管第一栅极相同的时序信号。11. 根据权利要求6所述的GOA单元，其特征在于， 第一上拉和下拉单兀，连接信号输入端、第一节点、第二电压端，第一上...
【专利技术属性】
技术研发人员：商广良，
申请(专利权)人：京东方科技集团股份有限公司，
类型：新型
国别省市：北京;11
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。