一种阵列基板、显示装置、母板及其检测方法制造方法及图纸

本发明专利技术公开了一种阵列基板、显示装置、母板及其检测方法，在至少一条信号线末端设置有与信号线对应连接的短路环，各短路环通过公共电极线串联，在阵列基板中增加了测试线和测试端子衬垫，测试端子衬垫通过测试线与公共电极线连接，用于在对信号线进行测试时，对与测试线连接的公共电极线加载负电压，以避免与公共电极线连接的各短路环导通后使已经断开的信号线发生信号倒灌现象，保证在进行检测时检出已断开的信号线，从而提高AT检出率和准确性，进一步提高通过化学气相沉积设备对断线处进行相应维修的维修率，从而提高产品良率。

【技术实现步骤摘要】

本专利技术涉及显示面板制作工艺领域，尤其涉及一种阵列基板、显示装置、母板及其 检测方法。
技术介绍
液晶显示面板主要由阵列基板、对向基板以及位于阵列基板和对向基板之间的液 晶分子组成。其中，在阵列基板的显示区域内设置有多条用于传递电信号的信号线（例如 数据信号线和栅极信号线等）。随着市场对液晶显示面板分辨率的要求越来越高，阵列基板 中的信号线相应也会越来越多且各信号线的线宽也会越来越细，相应地，信号线从中间断 开的不良率（DO, data open和GO, gate open)也会越来越高。 在阵列基板制作完成后需要进行基板测试（AT，array test)，检测出D0和G0后 可通过化学气相沉积（CVD)设备对断线处进行相应的维修（repair)。因此在AT时，DO和 G0的检出率以及确定不良位置的准确性，对于后期维修至关重要，关系到制作出的液晶显 示面板的良率。 在阵列基板的设计中，如图1所示，一般在信号线A和B的末端设置与公共电极线 C(Common Line)连接短路环a和b，短路环a和b可以将显示区域内存在的静电的瞬间高 压导出至公共电极线C，起到显示区域区内静电释放（ESD，Electro_Static discharge)的 作用。然而，由于在各信号线A和B末端设置的短路环a和b会与同一条公共电极线C连 接，在对各信号线A和B进行测试时，会发生信号倒灌现象，从而影响AT检出率以及测试的 准确性。 具体地，信号倒灌现象的基本原理如下：由于短路环a和b中的薄膜晶体管（TFT) 的沟道在〇伏电压时，沟道仍然会有载流子通过该沟道，在对信号线A和B进行测试时，在 一条信号线A加载的高压信号通过短路环a导入到公共电极线C后（如图中虚线所示），会 顺着公共电极线C和另一短路环b流入到下一条已断开的信号线B上（如图中虚线所示）， 从而在信号线B上发生信号倒灌现象。信号倒灌现象使原本已经断开的不应具有高电压信 号的信号线B具有高电压信号，导致在进行测试时无法检测出信号线B的断开，从而影响了 AT检出率和测试的准确性。并且，随着液晶显示面板分辨率的提高，阵列基板中信号线的数 量会增多，信号倒灌现象会越严重，导致AT检出率逐渐下降。 因此，在进行阵列基板的测试时，如何避免信号倒灌现象从而提高AT检出率和准 确性，是本领域技术人员亟需解决的问题。
技术实现思路
有鉴于此，本专利技术实施例提供了，用 以避免在阵列基板测试时发生的信号倒灌现象从而提高AT检出率和准确性。 因此，本专利技术实施例提供了一种阵列基板，包括多条信号线，设置在至少一条所述 信号线末端与所述信号线对应连接的短路环，以及将各所述短路环串联的公共电极线，还 包括：测试线以及测试端子衬垫；其中， 所述测试端子衬垫通过所述测试线与所述公共电极线连接，用于在对所述信号线 进行测试时，对与所述测试线连接的公共电极线加载负电压。 本专利技术实施例提供的上述阵列基板，在至少一条信号线末端设置有与信号线对应 连接的短路环，各短路环通过公共电极线串联，在阵列基板中增加了测试线和测试端子衬 垫，测试端子衬垫通过测试线与公共电极线连接，用于在对信号线进行测试时，对与测试线 连接的公共电极线加载负电压，以避免与公共电极线连接的各短路环导通后使已经断开的 信号线发生信号倒灌现象，保证在进行检测时检出已断开的信号线，从而提高AT检出率和 准确性，进一步提高通过化学气相沉积设备对断线处进行相应维修的维修率，从而提高产 品良率。 在一种可能的实现方式中，本专利技术实施例提供的上述阵列基板中，所述阵列基板 包括显示区域和包围所述显示区域的周边区域，所述测试线和所述测试端子衬垫均设置在 所述周边区域。 在一种可能的实现方式中，本专利技术实施例提供的上述阵列基板中，所述信号线为 栅极信号线和/或数据信号线。 在一种可能的实现方式中，本专利技术实施例提供的上述阵列基板中，所述测试线设 置为与所述栅极信号线同层同材质，或与所述数据信号线同层同材质； 所述测试端子衬垫设置为与所述栅极信号线同层同材质，或与所述数据信号线同 层同材质。 在一种可能的实现方式中，本专利技术实施例提供的上述阵列基板中，所述短路环具 体包括：第一晶体管和第二晶体管；其中， 所述第一晶体管的栅极和源极均与所述信号线连接，漏极与所述公共电极线连 接； 所述第二晶体管的栅极与源极均与所述公共电极线连接，漏极与所述信号线连 接。 本专利技术实施例还提供了一种母板，包括多个呈阵列排布的阵列基板，各所述阵列 基板共用同一衬底基板，所述阵列基板为本专利技术实施例提供的上述阵列基板。 在一种可能的实现方式中，本专利技术实施例提供的上述母板中，还包括：位于各所述 阵列基板之外区域的测试端子总衬垫； 所述测试端子总衬垫通过导线分别与各所述阵列基板中的测试端子衬垫相连。 在一种可能的实现方式中，本专利技术实施例提供的上述母板中，所述测试端子总衬 垫位于所述母板的边缘区域。 本专利技术实施例还提供了一种本专利技术实施例提供的上述母板的检测方法，包括： 在对母板中各阵列基板中的信号线进行测试时，对母板中的测试端子总衬垫加载 负电压。 本专利技术实施例还提供了一种显示装置，包括本专利技术实施例提供的上述阵列基板。 【附图说明】 图1为现有的阵列基板中信号线的信号倒灌现象的示意图； 图2为本专利技术实施例提供的阵列基板的结构示意图； 图3为本专利技术实施例提供的母板的结构示意图。 【具体实施方式】 下面结合附图，对本专利技术实施例提供的阵列基板、显示装置、母板及其检测方法的 【具体实施方式】进行详细地说明。 附图中阵列基板中各部件的形状和大小不反映真实比例，目的只是示意说明本发 明内容。 本专利技术实施例提供的一种阵列基板，如图2所示，包括多条信号线110,设置在至 少一条信号线110末端与信号线110对应连接的短路环120,以及将各短路环120串联的公 共电极线130,还包括：测试线140以及测试端子衬垫150 ;其中， 测试端子衬垫150通过测试线140与公共电极线130连接，用于在对信号线110 进行测试时，对与测试线140连接的公共电极线130加载负电压。 本专利技术实施例提供的上述阵列基板中，在至少一条信号线110末端设置有与信号 线110对应连接的短路环120,各短路环120通过公共电极线130串联，在阵列基板中增加 了测试线140和测试端子衬垫150,测试端子衬垫150通过测试线140与公共电极线130连 接，用于在对信号线110进行测试时，对与测试线140连接的公共电极线130加载负电压， 以避免与公共电极线130连接的各短路环120导通后使已经断开的信号线110发生信号倒 灌现象，保证在进行检测时检出已断开的信号线110,从而提高AT检出率和准确性，进一步 提高通过化学气相沉积（CVD)设备对断线处进行相应维修的维修率，从而提高产品良率。 在具体实施时，本专利技术实施例提供的上述阵列基板中，如图2所示，一般可以分为 显示区域101和包围显示区域101的周边区域102,为了不影响显示区域的正常工作，在具 体设计阵列基板时，可以将增加的测本文档来自技高网...

【技术保护点】
一种阵列基板，包括多条信号线，设置在至少一条所述信号线末端与所述信号线对应连接的短路环，以及将各所述短路环串联的公共电极线，其特征在于，还包括：测试线以及测试端子衬垫；其中，所述测试端子衬垫通过所述测试线与所述公共电极线连接，用于在对所述信号线进行测试时，对与所述测试线连接的公共电极线加载负电压。

【技术特征摘要】
1. 一种阵列基板，包括多条信号线，设置在至少一条所述信号线末端与所述信号线对 应连接的短路环，以及将各所述短路环串联的公共电极线，其特征在于，还包括：测试线以 及测试端子衬垫；其中， 所述测试端子衬垫通过所述测试线与所述公共电极线连接，用于在对所述信号线进行 测试时，对与所述测试线连接的公共电极线加载负电压。2. 如权利要求1所述的阵列基板，其特征在于，所述阵列基板包括显示区域和包围所 述显示区域的周边区域，所述测试线和所述测试端子衬垫均设置在所述周边区域。3. 如权利要求1或2所述的阵列基板，其特征在于，所述信号线为栅极信号线和/或数 据信号线。4. 如权利要求3所述的阵列基板，其特征在于，所述测试线设置为与所述栅极信号线 同层同材质，或与所述数据信号线同层同材质； 所述测试端子衬垫设置为与所述栅极信号线同层同材质，或与所述数据信号线同层同 材质。5. 如权利要求1、2或4所述的阵列基板，其特征在于，所述短...

【专利技术属性】
技术研发人员：刘冲，裴晓光，赵海生，彭志龙，
申请(专利权)人：京东方科技集团股份有限公司，北京京东方光电科技有限公司，
类型：发明
国别省市：北京;11