液晶面板的电路结构及液晶面板的驱动方法技术

本发明专利技术提供一种液晶面板的电路结构及液晶面板的驱动方法，该液晶面板的电路结构包括：具有n个数据信号输出通道的数据驱动控制芯片、行驱动扫描芯片、M个触发器、与M个触发器相对应的M个液晶像素阵列区、点时钟信号(CLK)、及公共电压(VCOM)；每一液晶像素阵列区包含：(n×N)个液晶像素、N条扫描信号线、以及n条液晶像素数据信号线；通过触发器的依次触发，实现对M个液晶像素阵列区的液晶像素依次充电，互不干扰。本发明专利技术还提供了相应的液晶面板驱动方法。本发明专利技术的液晶面板的电路结构及液晶面板的驱动方法，可大幅缩减数据驱动控制芯片的数据信号输出通道数，还可解决液晶面板因左右两边与中间区充电不一致而造成的色偏现象。

【技术实现步骤摘要】

本专利技术涉及液晶面板领域，尤其涉及一种液晶面板的电路结构及液晶面板的驱动 方法。
技术介绍
常规的液晶显示装置，在上基板与下基板之间形成具有介电各向异性的液晶层。 之后，控制液晶层上形成的电场密度，使液晶材料的分子排列转变。由此，对经由作为显示 表面的上基板透射的光量进行调整，呈现出理想的图像。这种液晶显示装置包括由显示图 像的多个像素构成的液晶面板、用于驱动液晶面板的驱动电路和向液晶面板投射光的背光 单元。组成液晶面板的每个像素的等效电路包括彼此交叉的栅极线和数据线、分别布置在 栅极线与数据线的交点处的薄膜晶体管和像素电极、和基于像素单元排列的液晶电容器和 存储电容器。 液晶电视因其重量轻、功耗小，而被广泛应用。随着经济的发展，大尺寸、高解析度 的液晶电视越来越受到人们的欢迎，但随着解析度的升高，液晶面板所需求的驱动芯片的 输出通道数也相应的增多，其成本也越来越高。因此，怎样使用较少输出通道数的驱动芯片 来实现较高的解析度，已成为本领域亟待解决的问题。 目前，Tri-gate (三维晶体管）和HSD (Half Source Driving,半源极驱动）设计都 能有效地减少数据驱动芯片的输出通道数。Tri-gate技术是一种特殊的堆叠架构，是在三 栅极导电通道三面添加垂直尾翼结构，排除多余热量，通过高组合栅绝缘体和应变硅，为 移动设备提供更长的电池寿命和更好的性能。但是，这两种技术均相应地增加了扫描驱动 芯片的输出通道数，而且从数据驱动芯片至液晶面板各列像素的阻抗也相差很大，致使出 现色偏现象，严重影响了液晶面板的画面品质。
技术实现思路
本专利技术的目的在于提供一种液晶面板的电路结构，通过Μ个触发器的依次触发， 实现对这Μ个液晶像素阵列区的液晶像素显示元件依次充电，互不干扰，大大缩减了数据 驱动控制芯片的数据信号输出通道数，有效改善了液晶面板的色偏现象。 本专利技术的另一目的在于提供一种液晶面板的驱动方法，能够使用较少输出通道数 的驱动芯片来达到较高的解析度，降低了液晶面板所需驱动芯片的成本，有效改善了液晶 面板的色偏现象。 为实现上述目的，本专利技术提供一种液晶面板的电路结构，包括：具有η个数据信号 输出通道（S1?S(n))的数据驱动控制芯片、行驱动扫描芯片、Μ个触发器（触发器1?触 发器Μ)、与Μ个触发器相对应的Μ个液晶像素阵列区（Sectionl?Section (Μ))、点时钟信 号（CLK)、及公共电压（VC0M); 每一液晶像素阵列区包含：(nXN)个液晶像素（P)、N条扫描信号线（Scanl? Scan(N))、以及η条液晶像素数据信号线（Linel?Line(n));所述液晶像素（P)沿行方向 排列配置η个，沿列方向排列配置N个；所述液晶像素⑵包括像素晶体管（Tr)及像素电 极㈧；所述像素晶体管（Tr)具有栅极（g)、源极（s)、漏极⑷；所述像素电极㈧一端电 性连接于像素晶体管（Tr)的漏极（d)，另一端电性连接于公共电压（VCOM);配置在同一行 的像素晶体管（Tr)的栅极（g)与扫描信号线（Scanl?Scan (N))的某一条公共连接，配置 在同一列的像素晶体管（Tr)的源极（s)与液晶像素数据信号线（Linel?Line(n))的某 一条公共连接。所述行驱动扫描芯片与扫描信号线（Scanl?Scan(N))电性连接，所述行 驱动扫描芯片依次有选择地激活扫描信号线（Scanl?Scan(N))。具体地，所述行驱动扫 描芯片具有N级移位寄存器。扫描信号线（Scanl?Scan (N))根据移位寄存器的各级的输 出信号，成为激活状态或非激活状态。所述每一触发器均位于数据驱动控制芯片与相对应 的液晶像素阵列区中的液晶像素数据信号线（Linel?Line(n))之间，且电性连接于数据 驱动控制芯片的每一数据信号输出通道（S1?S(n))、点时钟信号（CLK)、及相对应的液晶 像素阵列区中的液晶像素数据信号线（Linel?Line(n));所述数据信号输出通道（S1? S(n))与相对应的液晶像素阵列区中的液晶像素数据信号线（Linel?Line(n)) -一对应 电性连接；所述Μ个触发器（触发器1?触发器M)依次相互连接，形成Μ级移位寄存器；对 Μ级移位寄存器的串行数据时钟端供给时钟信号（CLK); 所述Μ个触发器（触发器1?触发器Μ)均由点时钟信号（CLK)控制，依次触发。 所述每一触发器对相应的液晶像素阵列区中的液晶像素数据信号线（Linel? Line (η)) -起控制为导通状态。 所述触发器控制数据驱动控制芯片对各个液晶像素阵列区的液晶像素（Ρ)充电。 所述触发器包括：触发器控制模块及与触发器控制模块电性连接的触发器输出模 块；所述触发器控制模块包括第一晶体管（Ml)、第二晶体管（M2)、第三晶体管（M3)、第四晶 体管（M4)、及电容（C1);所述第一晶体管（Ml)包括第一栅极（gl)、第一源极（si)及第一 漏极（dl)，所述第二晶体管（M2)包括第二栅极（g2)、第二源极（s2)及第二漏极（d2)，所 述第三晶体管（M3)包括第三栅极（g3)、第三源极（s3)及第三漏极（d3)，所述第四晶体管 (M4)包括第四栅极（g4)、第四源极（s4)及第四漏极（d4);所述触发器输出模块包括η个输 出晶体管（Τ1?Τ(η))，所述输出晶体管（Τ1?Τ(η))具有栅极（gl'?gn'）、源极（si'? sn'）及漏极（dl' ?dn'）； 所述第一栅极（gl)与第一源极（si)电性连接后形成第（m-ι)脉冲信号输出端 Out (m-1)，所述第二漏极（d2)电性连接于电源负极（Vss)，所述第三源极（s3)电性连接于 点时钟信号（CLK)，所述第四漏极（d4)电性连接于电源负极（Vss)，所述第二栅极（g2)与 第四栅极（g4)电性连接后形成第（m+1)脉冲信号输出端0ut(m+l)，所述电容（C1) 一端 电性连接于第一漏极（dl)与第二源极（s2)电性连接后与第三栅极（g3)连接形成的交点 (al)，所述电容（C1)的另一端与第三漏极（d3)及第四源极（s4)电性连接后形成第m脉 冲信号输出端Out (m)，所述η个输出晶体管（T1?Τη)的栅极（gl'?gn'）电性连接于第 m脉冲信号输出端Out (m)，所述η个输出晶体管（T1?Τη)的源极（si'?sn'）--对应 电性连接于数据驱动控制芯片1的数据信号输出通道（S1?S(η))，所述η个输出晶体管 (Τ1?Τη)的漏极（dl'?dn'）--对应电性连接于第m液晶像素阵列区（Section(m)) 中的液晶像素数据信号线（Linel?Line (η))。 本专利技术还提供一种液晶面板的驱动方法，包括： 步骤100、提供具有η个数据信号输出通道（S1?S(n))的数据驱动控制芯片、行 驱动扫描芯片，Μ个触发器（触发器1?触发器M)、与Μ个触发器相对应的Μ个液晶像素阵 列区（Sectionl ?Section(Μ)); 步骤110、所述每一液晶像素阵列区包含：(nXN)个液晶像素（P)、N条扫描信号 线（5。3111?5。311〇'〇)本文档来自技高网...

【技术保护点】
一种液晶面板的电路结构，其特征在于，包括：具有n个数据信号输出通道(S1～S(n))的数据驱动控制芯片、行驱动扫描芯片、M个触发器(触发器1～触发器M)、与M个触发器相对应的M个液晶像素阵列区(Section1～Section(M))、点时钟信号(CLK)、及公共电压(VCOM)；每一液晶像素阵列区包含：(n×N)个液晶像素(P)、N条扫描信号线(Scan1～Scan(N))、以及n条液晶像素数据信号线(Line1～Line(n))；所述液晶像素(P)沿行方向排列配置n个，沿列方向排列配置N个；所述液晶像素(P)包括像素晶体管(Tr)及像素电极(A)；所述像素晶体管(Tr)具有栅极(g)、源极(s)、漏极(d)；所述像素电极(A)一端电性连接于像素晶体管(Tr)的漏极(d)，另一端电性连接于公共电压(VCOM)；配置在同一行的像素晶体管(Tr)的栅极(g)与扫描信号线(Scan1～Scan(N))的某一条公共连接，配置在同一列的像素晶体管(Tr)的源极(s)与液晶像素数据信号线(Line1～Line(n))的某一条公共连接；所述行驱动扫描芯片与扫描信号线(Scan1～Scan(N))电性连接，所述行驱动扫描芯片依次有选择地激活扫描信号线(Scan1～Scan(N))；所述每一触发器均位于数据驱动控制芯片与相对应的液晶像素阵列区中的液晶像素数据信号线(Line1～Line(n))之间，且电性连接于数据驱动控制芯片的每一数据信号输出通道(S1～S(n))、点时钟信号(CLK)、及相对应的液晶像素阵列区中的液晶像素数据信号线(Line1～Line(n))；所述数据信号输出通道(S1～S(n))与相对应的液晶像素阵列区中的液晶像素数据信号线(Line1～Line(n))一一对应电性连接。...

【技术特征摘要】
1. 一种液晶面板的电路结构，其特征在于，包括：具有η个数据信号输出通道（S1? S (η))的数据驱动控制芯片、行驱动扫描芯片、Μ个触发器（触发器1?触发器M)、与Μ个 触发器相对应的Μ个液晶像素阵列区（Sectionl?Section(M))、点时钟信号（CLK)、及公 共电压（VC0M); 每一液晶像素阵列区包含：(η X N)个液晶像素（P)、N条扫描信号线（Scanl? Scan(N))、以及η条液晶像素数据信号线（Linel?Line(n));所述液晶像素（P)沿行方向 排列配置η个，沿列方向排列配置N个；所述液晶像素（P)包括像素晶体管（Tr)及像素电 极（A);所述像素晶体管（Tr)具有栅极（g)、源极（s)、漏极（d);所述像素电极（A) -端电 性连接于像素晶体管（Tr)的漏极（d)，另一端电性连接于公共电压（VC0M);配置在同一行 的像素晶体管（Tr)的栅极（g)与扫描信号线（Scanl?Scan (N))的某一条公共连接，配置 在同一列的像素晶体管（Tr)的源极（s)与液晶像素数据信号线（Linel?Line(n))的某 一条公共连接； 所述行驱动扫描芯片与扫描信号线（Scanl?Scan (N))电性连接，所述行驱动扫描芯 片依次有选择地激活扫描信号线（Scanl?Scan (N)); 所述每一触发器均位于数据驱动控制芯片与相对应的液晶像素阵列区中的液晶像素 数据信号线（Linel?Line(n))之间，且电性连接于数据驱动控制芯片的每一数据信号输 出通道（S1?S(n))、点时钟信号（CLK)、及相对应的液晶像素阵列区中的液晶像素数据信 号线（Linel?Line (η));所述数据信号输出通道（S1?S(η))与相对应的液晶像素阵列 区中的液晶像素数据信号线（Linel?Line(n)) -一对应电性连接。2. 如权利要求1所述的液晶面板的电路结构，其特征在于，所述Μ个触发器（触发器 1?触发器Μ)依次相互连接，所述Μ个触发器（触发器1?触发器Μ)由点时钟信号（CLK) 控制，依次触发。3. 如权利要求2所述的液晶面板的电路结构，其特征在于，所述每一触发器对相应的 液晶像素阵列区中的液晶像素数据信号线（Linel?Line(n)) -起控制为导通状态。4. 如权利要求3所述的液晶面板的电路结构，其特征在于，所述触发器控制数据驱动 控制芯片对各个液晶像素阵列区的液晶像素（P)充电。5. 如权利要求4所述的液晶面板的电路结构，其特征在于，所述触发器包括：触发器控 制模块及与触发器控制模块电性连接的触发器输出模块；所述触发器控制模块包括第一晶 体管（Ml)、第二晶体管（M2)、第三晶体管（M3)、第四晶体管（M4)、及电容（C1);所述第一晶 体管（Ml)包括第一栅极（gl)、第一源极（si)及第一漏极（dl)，所述第二晶体管（M2)包括 第二栅极（g2)、第二源极（s2)及第二漏极（d2)，所述第三晶体管（M3)包括第三栅极（g3)、 第三源极（s3)及第三漏极（d3)，所述第四晶体管（M4)包括第四栅极（g4)、第四源极（s4) 及第四漏极（d4);所述触发器输出模块包括η个输出晶体管（T1?Τ (η))，所述输出晶体管 (Τ1?Τ(η))具有栅极（gl'?gn'）、源极（si'?sn'）及漏极（dl'?dn'）； 所述第一栅极（gl)与第一源极（si)电性连接后形成第（m-1)脉冲信号输出端 Out (m-1)，所述第二漏极（d2)电性连接于电源负极（Vss)，所述第三源极（s3)电性连接于 点时钟信号（CLK)，所述第四漏极（d4)电性连接于电源负极（Vss)，所述第二栅极（g2)与 第四栅极（g4)电性连接后形成第（m+1)脉冲信号输出端Out(m+l)，所述电容（C1) 一端 电性连接于第一漏极（dl)与第二源极（s2)电性连接后与第三栅极（g3)连接形成的交点 (al)，所述电容（Cl)的另一端与第三漏极（d3)及第四源极（s4)电性连接后形成第m脉冲 信号输出端Out (m)，所述η个输出晶体管（T1?Τη)的栅极（gl'?gn'）电性连接于第m 脉冲信号输出端Out (m)，所述η个输出晶体管（T1?Τη)的源极（si'?sn'）--对应 电性连接于数据驱动控制芯片1的数据信号输出通道（S1?S (η))，所述η个输出晶体管 (Τ1?Τη)的漏极（dl'?dn'）--对应电性连接于第m液晶像素阵列区（Section(m)) 中的液晶像素数据信号线（Linel?Line(n...

【专利技术属性】
技术研发人员：朱江，
申请(专利权)人：深圳市华星光电技术有限公司，
类型：发明
国别省市：广东;44