使用平行译码路径的视频压缩（VC-2）译码制造技术

本发明专利技术揭示使用平行译码路径的视频压缩（VC-2）译码。在一具体实例中，一种VC-2译码器包括三个平行数据路径，包括顶部频带、当前频带及底部频带数据路径。该顶部频带数据路径执行一顶部压缩数据频带的可变长度译码（VLD）、反量化（IQ）及反DC预测（IDCP）处理。该当前频带数据路径执行一当前压缩数据频带的VLD、IQ及IDCP处理。该底部频带数据路径执行一底部压缩数据频带的VLD、IQ及IDCP处理。另外，该译码器包括一三级反离散小波转换（IDWT）模块以执行IDWT处理以取决于使用该三个平行数据路径产生的部分解压缩的顶部、当前及底部数据频带合成经译码的源像素值。该译码器也包括一片段字节均衡器、一位串流先进先出（FIFO）、一扫描转换FIFO及一模块，该模块将水平及垂直遮没期间插入至自该扫描转换FIFO接收的数据内。

【技术实现步骤摘要】
使用平行译码路径的视频压缩(VC-2)译码
本专利技术的具体实例大体上是关于提供在译码数据时使用的译码器及方法。
技术介绍
VC-2视频压缩标准为由英国广播公司(BBC)对动画与电视工程师协会(SMPTE)标准贡献的公开免费使用的视讯译码标准。VC-2标准使用离散小波转换(DWT)及交错指数葛洛姆(IEG)可变长度编码来达成所要的视频压缩。DWT原先经设计以与风行的H.264标准相竞争，期望其导致比风行的基于离散余弦变换(DCT)的系统少的区块假影。为了达成串行数据接口(SDI)传输系统中的低延迟要求，SMPTE标准化两个低延迟配置文件，其包括使用(2，2)DWT的64级及使用重迭(5，3) DWT的65级。已展示为了使高清晰度(HD)视讯按优秀的视讯质量适合标准清晰度SDI (SD-SDI)有效负载，需要65级压缩。 VC-265级为具有下列属性的低延迟配置文件的一子集: 1.4:2:210 位取样，具有支持的分辨率 1920X 1080?29.97、1920X 1080i25、1280X720p59.94、1280 X 720p50。 2.编码译码器仅使用低延迟配置文件。 3.编码译码器仅使用LeGall (5,3)小波转换(小波索引=I) 4.小波深度确切地为3阶。 5.片段大小固定为在亮度上16 (水平)X 8 (垂直)且在色度上8 (水平)X8 (垂直)。 习知地，重迭的DWT用于广泛地用于数字摄影机及医疗成像系统中的JPEG-2000标准中。在该文献中，存在关于如何减小2-D DWT的实施复杂性的许多公布。此技术的一普通性质在于，基于JPEG-2000的实施使用外部图框缓冲存储器来处理芯片上DWT/IDWT数据。因此，此等公布已主要聚焦于以下方式:使对外部内存的读取及写入存取最小化；减小芯片上外部内存；加速数据处理；及选择一扫描方案以使内存使用最小化。然而，外部内存典型地增加与芯片封装大小及功率消耗相关联的成本，以及总体系统复杂性及材料单(BOM)成本。
技术实现思路
以下描述为非常有效率的三频带平行处理VC-2解码架构及其实施方法，包括时间重迭的高传输量2-D反向离散小波转换(IDWT)滤波器设计、基于同时实时输入的以多级IDffT分片为基础的处理方法、用于容易的FIFO处理的片段字节均衡器、用于减少程序间通信缓存器的一个时槽四个程序处理架构、IDWT邻域片段储存减少方法及IDWT分辨率降低方法。以下还描述的为基于输入及输出视讯格式评估输入缓冲器大小的分析功能。根据特定具体实例，管线式1-D IDWT程序减少且较佳地减半总体2-D IDWT处理时间。根据特定具体实例，直接将实时产生的输入资料馈入至IDWT处理器(其也可被称作IDWT模块)，而不使用中间缓冲器，此减少了储存及延迟。另外地，特定具体实例避免使用外部易失存储器(如在多数视频压缩系统中需要)且消除了三频带内部存储器。因此，所揭示的架构及方法允许VC-2译码器实施使用少量内部静态内存及缓存器，且致使非常短的处理延迟。此使译码器的多个频道(例如，译码器的四个频道)能够被装填至一单一芯片内。 本专利技术实施例提供一种译码器，其中，包括: 三个平行数据路径，其包括一顶部频带数据路径、一当前频带数据路径及一底部频带数据路径， 该顶部频带数据路径执行一顶部压缩数据频带的可变长度译码(VLD)、反量化(IQ)及反DC预测(IDCP)处理； 该当前频带数据路径执行一当前压缩数据频带的VLD、IQ及IDCP处理；且 该底部频带数据路径执行一底部压缩数据频带的VLD、IQ及IDCP处理；及 一三级反离散小波转换(IDWT)模块，其执行IDWT处理以取决于使用该三个平行数据路径所产生的部分解压缩的顶部、当前及底部数据频带而合成经解码的像素值。 本专利技术实施例还提供一种供在译码数据时使用的方法，其中，包含: (a)执行一顶部压缩数据频带的可变长度译码(VLD)、反量化(IQ)及反DC预测(IDCP)处理； (b)执行一当前压缩数据频带的VLD、IQ及IDCP处理；及 (c)执行一底部压缩数据频带的VLD、IQ及IDCP处理； 其中步骤(a)、(b)及(C)经并行地执行；且进一步包含 (d)执行三级反离散小波转换(IDWT)处理以取决于自步骤(a)、(b)及(c)所产生的部分解压缩的顶部、当前及底部数据频带而合成经解码的像素值。 本专利技术还提供了一种译码器，其中，包含: 一片段字节均衡器，其等化在正由该译码器译码的每一数据片段中的一些压缩字节，且借此，等化在包括一顶部压缩数据频带、一当前压缩数据频带及一底部压缩数据频带的三个压缩数据频带中的每一者中的一些压缩字节； 三个平行数据路径，其包括一顶部频带数据路径、一当前频带数据路径及一底部频带数据路径， 该顶部频带数据路径执行该顶部压缩数据频带的可变长度译码(VLD)、反量化(IQ)及反DC预测(IDCP)处理； 该当前频带数据路径执行该当前压缩数据频带的VLD、IQ及IDCP处理；且 该底部频带数据路径执行该底部压缩数据频带的VLD、IQ及IDCP处理；及 一三级反离散小波转换(IDWT)模块，其执行使用该三个平行数据路径所产生的部分解压缩的顶部、当前及底部数据频带的IDWT处理； 其中该三级IDWT模块包括一管线式二维(2_D)IDWT合成滤波器，其是使用复数个重迭的一维(1-D) IDffT滤波器实施。 根据本专利技术的特定具体实例，串行数据接口(SDI)接收器芯片不需要且不包括外部内存，此为有益的，因为在SDI应用范围中的5-10的小压缩比可不证明使用外部图框缓冲存储器的附加成本为正当的。此缺乏外部内存为本专利技术的特定具体实例与其他基于DWT的设计之间的一差异。 与在64级标准中使用的简单得多的非重迭(2，2)DWT相比，(5，3)DWT的重迭本质难以实时处理。因此，(5，3) DWT的重迭本质若未适当地处理，则可导致实施困难。本文中描述的本专利技术的特定具体实例克服了此等实施困难，且实际上通过使用内部存储器的三个大频带来保持传入的实时视讯数据而利用(5，3) DWT的重迭本质，使得可消除在其他基于DffT的设计中使用的外部内存。 在特定具体实例中，SDI接收器将四个译码器频道装填至一芯片内。若未正确地进行，则此SDI接收器可能需要具有比整个芯片的其他部分的总和大的闸计数的内部存储器大小。换言之，将此潜在的大小大的三频带内部存储器与对于SDI接收器需要的其他电路一起装填至一芯片内将不实际。为了克服此问题，本文中描述的特定具体实例可用以减少内存使用。 更通常地，以下描述为消除可另外由SDI接收器芯片需要的外部内存及主要内部存储器的系统性方式。另外，揭示进一步减少内部缓存器使用的三架构/技术/方案。 某些具体实例与平行处理架构有关，该平行处理架构使用同时执行的三组小的可变长度译码器(VLD)、反量化(IQ)及反DC预测(IDCP)模块以实时地产生用于IDWT的所需三频带数据。此实时重复产生的IDWT输入数据完全消除了将非常大的三频带数据储存于内部存储器中的需求。有利地，使用两个以上组VLD、IQ及IDCP模块的附加成本本文档来自技高网...

【技术保护点】
一种译码器，其特征在于，包含：三个平行数据路径，其包括一顶部频带数据路径、一当前频带数据路径及一底部频带数据路径，该顶部频带数据路径执行一顶部压缩数据频带的可变长度译码（VLD）、反量化（IQ）及反DC预测（IDCP）处理；该当前频带数据路径执行一当前压缩数据频带的VLD、IQ及IDCP处理；且该底部频带数据路径执行一底部压缩数据频带的VLD、IQ及IDCP处理；及一三级反离散小波转换（IDWT）模块，其执行IDWT处理以取决于使用该三个平行数据路径所产生的部分解压缩的顶部、当前及底部数据频带而合成经解码的像素值。

【技术特征摘要】
2013.03.15 US 61/798,790;2013.03.27 US 13/851,8211.一种译码器，其特征在于，包含: 三个平行数据路径，其包括一顶部频带数据路径、一当前频带数据路径及一底部频带数据路径， 该顶部频带数据路径执行一顶部压缩数据频带的可变长度译码(VLD)、反量化(IQ)及反DC预测(IDCP)处理； 该当前频带数据路径执行一当前压缩数据频带的VLD、IQ及IDCP处理；且该底部频带数据路径执行一底部压缩数据频带的VLD、IQ及IDCP处理；及一三级反离散小波转换(IDWT)模块，其执行IDWT处理以取决于使用该三个平行数据路径所产生的部分解压缩的顶部、当前及底部数据频带而合成经解码的像素值。2.根据权利要求1所述的译码器，其特征在于，还包含: 一片段字节均衡器，其等化正由该译码器译码的每一数据片段中的一些压缩字节，且借此，在将包括该顶部压缩数据频带、该当前压缩数据频带及该底部压缩数据频带的三个压缩数据频带提供至该三个平行数据路径前，等化该等数据频带中的每一者中的一些压缩字节。3.根据权利要求2所述的译码器，其特征在于，还包含: 一位串流先进先出(FIFO)，其缓冲自该片段字节均衡器所接收的压缩数据； 其中由该位串流FIFO所接收的该压缩数据是用以产生提供至该三个平行数据路径的该顶部压缩数据频带、该当前压缩数据频带及该底部压缩数据频带； 其中该位串流FIFO容纳提供至该位串流FIFO的一输入端的一输入视讯格式及在该译码器的一输出端处输出的一输出视讯格式的实时处理，该输出视讯格式与该输入视讯格式不同；且 其中该位串流FIFO的一大小取决于该输入视讯格式与该输出视讯格式之间的在作用区域工作周期中的一差异，以及该输入视讯格式的一全部作用图像大小；且 其中具有该大小的该位串流FIFO致能该输出视讯格式的一无缝且非间断性显示操作。4.根据权利要求1所述的译码器，其特征在于，该三个平行数据路径中的每一者也执行一 2片段延迟，该2片段延迟是用以将自该VLD处理、该IQ处理及该IDCP处理所产生的一个该部分解压缩的数据频带分成提供至该三级IDWT模块的左边、当前及右边资料片段。5.根据权利要求1所述的译码器，其特征在于，还包含一扫描转换FIFO以将该三级IDffT模块的一基于片段的输出转换至一基于线扫描的视讯输出。6.根据权利要求5所述的译码器，其特征在于，还包含一模块，其经组态以将水平及垂直遮没期间插入至自该扫描转换FIFO所接收的数据内以借此输出具有一指定格式的一视讯信号。7.根据权利要求1所述的译码器，其特征在于，该三级IDWT模块包括一管线式二维(2-D)IDffT合成滤波器，该管线式二维(2-D)IDWT合成滤波器是使用N个重迭的一维(1-D)IDffT滤波器实施，其中N为连续地执行以产生一 2-D IDffT结果的1_D IDffT滤波器的一数目。8.根据权利要求7所述的译码器，其特征在于，该N个重迭的1-DIDWT滤波器的使用达成每个频率循环N/(l+N)个1-D IDffT滤波器结果的一平均传输量。9.根据权利要求7所述的译码器，其特征在于， 程序间接口缓存器是用以储存与该三个平行数据路径中的每一者相关联的四个程序中的每一者的结果，该四个程序包括该VLD程序、该IQ程序、该IDCP程序及该三级IDWT程序；且 一个一时槽中四程序方案的使用致能比若在一管线式操作中在四个分开的时槽中执行该四个程序将需要使用的该等程序间接口缓存器少至少50%。10.根据权利要求1所述的译码器，其特征在于， 程序间接口缓存器是用以储存与该三个平行数据路径中的每一者相关联的四个程序中的每一者的结果，该四个程序包括该VLD程序、该IQ程序、该IDCP程序及该三级IDWT程序；且 该三个平行数据路径及存在于每一 3X3数据片段单元的不同片段之间的数据相依性的使用致能在任一时间点每一 3X3数据片段单元的大致仅三分之一被储存于该等程序间接口缓存器内。11.根据权利要求1所述的译码器，其特征在于， 程序间接口缓存器是用以储存由该三级IDWT模块所执行的一第I级IDWT程序、一第2级IDWT程序及一第3级IDWT程序中的每一者的结果；且 该三级IDWT模块经组态以当执行该第2级IDWT程序时比当执行该第I级...

【专利技术属性】
技术研发人员：周凯正，陈亭中，黃家春，
申请(专利权)人：英特希尔美国公司，
类型：发明
国别省市：美国;US