信号处理系统及方法技术方案

本发明专利技术提供一种信号处理系统及方法。其中该信号处理系统分布跨越第一芯片与第二芯片，包括：第一跨芯片连接电路，第二跨芯片连接电路，以及多个转换器；多个转换器中的任一转换器包括：形成多个频率接口的串接的多个单元，且多个单元中的任一单元在两个连续的相邻频率接口之间转换频率；其中，第一跨芯片连接电路与第二跨芯片连接电路在任一转换器的对应的频率接口处将任一转换器分割为第一分部与第二分部，任一转换器的第一分部与第二分部分别形成于第一芯片与第二芯片中，以及第一跨芯片连接电路与第二跨芯片连接电路在任一转换器的第一分部与第二分部之间传输信号。本发明专利技术所提供的信号处理系统及方法，具有较强的灵活性。

【技术实现步骤摘要】

本专利技术是有关于一种信号处理系统及其方法，特别是有关于一种通过适当分割转换器为形成于不同芯片中的不同分部来优化实现成本的信号处理系统及其方法。
技术介绍
多媒体(如音频及/或视频)的播放及/或收集(如接收、捕捉、记录等)已经是现代电子装置中广受欢迎甚至不可或缺的功能；这些电子装置包括移动电话、智能型手机、平板/笔记本电脑、穿戴式配件、数字相机与摄像录像机(camcorder)、导航器(如卫星定位装置)，监控(surveillance)装备、手持装置与便携计算机等等。为处理多媒体的播放与收集，现有的结构是将模拟数字转换器(ADC, analog-to-digital converter)与数字模拟转换器(DAC, digital-to-analog converter)整合至编译码(codec, coding-decoding)芯片，以与主芯片协同运作；例如，此主芯片可以是中央处理器(CPU)、应用处理器(applicat1nprocessor)或基频(baseband)处理器。编译码芯片与主芯片是通过跨芯片连接机制交换信号。举例来说，为达成音频的播放与收集，编译码芯片是将主芯片桥接于一个或多个扬声器与一个或多个麦克风。播放音频时，由主芯片提供欲播放的数字音频信号，该数字音频信号会通过跨芯片连接机制而被传输至编译码芯片，并由编译码芯片将其转换为模拟输出信号，以驱动扬声器。收集音频时，则由编译码芯片将麦克风检出的模拟音频信号转换为数字信号，并通过跨芯片连接机制而被传输至主芯片。在现有技术中，在主芯片与编译码芯片间传输(relay)数字音频信号的跨芯片连接机制是以I2S (inter-1C sound)总线或低功耗芯片间串行媒体总线(以下简称Slimbus)实现。为了在主芯片与编译码芯片间双向(b1-direct1nal)交换双声道立体声(2-channelstereo)的数字音频信号，I2S最少需三条跨芯片布线，因此主芯片需有三个球脚(ball)(或针脚(pin))，以及编译码芯片需有另外三个球脚。若要支持更多声道，I2S需要更多的布线，因此主芯片与编译码芯片也须设置更多球脚。因此，I2S总线受困于高脚位数(球脚的计数)与复杂的跨芯片布线。另一方面，Slimbus可在主芯片与编译码芯片间以两线式的跨芯片通信支持多声道的数字音频双向交换。然而，Slimbus在主芯片与编译码芯片两者内都必须要实现复杂的网络层，包括物理层(physical layer)、框架层(frame layer)与更高层的消息协议(message protocol)与传输协议(transport protocol)。因此,不论是在主芯片或编译码芯片，Slimbus都受困于复杂的硬件与较大的布局面积。
技术实现思路
有鉴于此，本专利技术提出一种。根据本专利技术第一实施方式，提供一种信号处理系统。该信号处理系统分布跨越第一芯片与第二芯片，并包括:第一跨芯片连接电路，形成于该第一芯片中，第二跨芯片连接电路，形成于该第二芯片中，并耦接于该第一跨芯片连接电路，以及在数字信号与模拟信号之间进行转换的多个转换器；该多个转换器中的任一转换器包括:形成多个频率接口的串接的多个单元，不同频率接口分别与不同频率相关联，且该多个单元中的任一单元在两个连续的相邻频率接口之间转换频率；其中，该第一跨芯片连接电路与该第二跨芯片连接电路在该任一转换器的对应的频率接口处将该任一转换器分割为第一分部与第二分部，该任一转换器的该第一分部与该第二分部分别形成于该第一芯片与该第二芯片中，以及该第一跨芯片连接电路与该第二跨芯片连接电路在任一转换器的该第一分部与该第二分部之间传输信号。根据本专利技术第二实施方式，提供一种信号处理方法。该信号处理方法实现分布跨越第一芯片与第二芯片的信号处理系统，该信号处理方法包括:安排多个转换器，该多个转换器中的任一转换器接收输入信号，并通过数字信号与模拟信号之间的转换而相应地提供输出信号，其中，该任一转换器被分割为形成于该第一芯片中的第一分部与形成于该第二芯片中的第二分部，且该第一分部与该第二分部的其中之一转换该输入信号的采样频率，以提供不同采样频率的中间信号；以及通过形成于该第一芯片中的第一跨芯片连接电路与形成于该第二芯片中的第二跨芯片连接电路，在该任一转换器的该第一分部与该第二分部之间传输该中间信号。本专利技术所提出的，具有较强的灵活性。【附图说明】图1至图8为根据本专利技术实施方式的信号处理系统的示意图。图9为优化本专利技术实施方式的设计流程。【具体实施方式】请参考图1，图1为根据本专利技术实施方式的信号处理系统100的示意图。信号处理系统100的分布跨越芯片101与芯片102。信号处理系统100包括跨芯片连接电路111与跨芯片连接电路112，以及转换器DA[1]至转换器DA[P]与转换器AD[1]至转换器AD[Q](其中转换器的数目为(P+Q))。转换器DA[p](其中，p=l?P)中的每一个为数字模拟转换器(例如和差数字模拟转换器(sigma-delta DAC))，可将信号Sa[p，0]转换为信号Sa[p，Nu+2]，其中信号Sa[p，0]为数字输入信号，信号Sa[p，Nu+2]为模拟输出信号。转换器AD[q](其中，q=l?Q)中的每一个为模拟数字转换器(例如，和差模拟数字转换器(sigma-deltaADC))，可将信号Sb[q，0]转换为信号Sb[q，Nd+l]，其中信号Sb[q,0]为模拟输入信号，信号Sb[q，Nd+l]为模拟输出信号。跨芯片连接电路111与跨芯片连接电路112分别形成于芯片101与芯片102中，将转换器DA[p](其中，P=I?P)中的每一个分割为分别形成于芯片101与芯片102中的分部Xl [P]与分部X2 [p]，并且，也将转换器AD [q](其中，q=l?Q)中的每一个分割为分别形成于芯片101与芯片102的分部Yl [q]与分部Y2[q]。S卩，信号处理系统100的分布至少跨越两个芯片(芯片101与芯片102)。芯片101包括用于信号交换的外接的数据球脚(针脚)Da[l]至数据球脚(针脚)Da[K](其中数据球脚的数目为K)，以及一个外接的时钟信号球脚(针脚)B1，用以接收时钟信号CK1。对应地，芯片102包括用于信号交换的外接的数据球脚Db [I]至数据球脚Db[K](其中数据球脚的数目为K)，以及外接的时钟信号球脚B2，用以传输时钟信号CK1。每一对数据球脚Da[k]与数据球脚Db[k](其中，k=l?K)相互耦接，时钟信号球脚BI则与时钟信号球脚B2相互耦接。通过数据球脚Da[l]至数据球脚Da[K]以及数据球脚Db[l]至数据球脚Db [K]，跨芯片连接电路111与跨芯片连接电路112相互耦接，以根据时钟信号CKl的时序进行双向数据传输。相应地，可相互通信的跨芯片连接电路111与跨芯片连接电路112便可为各转换器DA[p](其中，p=l?P)将信号由分部Xl [P]传输至分部X2 [p]，并为各转换器AD[q](其中，q=l?Q)将信号由分部Y2[q]传输至分部Yl[q]，以便使转换器DA[p]中的每一个可完成信号Sa[p，O]至信号Sa[p，Nu+2]的数字至模拟转换(其中，信号Sa[p，O]为数本文档来自技高网...

【技术保护点】
一种信号处理系统，其特征在于，分布跨越第一芯片与第二芯片，该信号处理系统包括：第一跨芯片连接电路，形成于该第一芯片中，第二跨芯片连接电路，形成于该第二芯片中，并耦接于该第一跨芯片连接电路，以及在数字信号与模拟信号之间进行转换的多个转换器；该多个转换器中的任一转换器包括：形成多个频率接口的串接的多个单元，不同频率接口分别与不同频率相关联，且该多个单元中的任一单元在两个连续的相邻频率接口之间转换频率；其中，该第一跨芯片连接电路与该第二跨芯片连接电路在该任一转换器的对应的频率接口处将该任一转换器分割为第一分部与第二分部，该任一转换器的该第一分部与该第二分部分别形成于该第一芯片与该第二芯片中，以及该第一跨芯片连接电路与该第二跨芯片连接电路在任一转换器的该第一分部与该第二分部之间传输信号。

【技术特征摘要】
2013.03.07 US 61/774,118;2014.02.06 US 14/173,8701.一种信号处理系统，其特征在于，分布跨越第一芯片与第二芯片，该信号处理系统包括: 第一跨芯片连接电路，形成于该第一芯片中， 第二跨芯片连接电路，形成于该第二芯片中，并耦接于该第一跨芯片连接电路，以及 在数字信号与模拟信号之间进行转换的多个转换器；该多个转换器中的任一转换器包括: 形成多个频率接口的串接的多个单元，不同频率接口分别与不同频率相关联，且该多个单元中的任一单元在 两个连续的相邻频率接口之间转换频率； 其中，该第一跨芯片连接电路与该第二跨芯片连接电路在该任一转换器的对应的频率接口处将该任一转换器分割为第一分部与第二分部，该任一转换器的该第一分部与该第二分部分别形成于该第一芯片与该第二芯片中，以及该第一跨芯片连接电路与该第二跨芯片连接电路在任一转换器的该第一分部与该第二分部之间传输信号。2.根据权利要求1所述的信号处理系统，其特征在于，该多个转换器包括数字模拟转换器，该数字模拟转换器将数字输入信号转换为模拟输出信号，以及该数字模拟转换器进一步包括: 数字模拟接口电路，耦接于该数字模拟转换器的末尾的单元，以及 数字模拟级，耦接该数字模拟接口电路； 其中，该数字模拟转换器中的领头的单元接收该数字输入信号并相应地提供第一信号；该领头的单元之后的任一单元接收先前的单元提供的信号；该数字模拟接口电路用和差调制来将该末尾的单元提供的信号进行调制，以形成调制后的信号，以及该数字模拟级将该调制后的信号转换为该模拟输出信号。3.根据权利要求2所述的信号处理系统，其特征在于， 该第一信号的采样频率比该数据输入信号的采样频率高；以及该领头的单元之后的该任一单元提供的信号的采样频率比该先前的单元提供的信号的采样频率高。4.根据权利要求1所述的信号处理系统，其特征在于，该多个转换器包括模拟数字转换器，该模拟数字转换器将模拟输入信号转换为数字输出信号，以及该模拟数字转换器进一步包括: 模拟数字接口电路，耦接于该模拟数字转换器的领头的单元，通过和差调制提供调制后的第二信号以响应该模拟输入信号； 其中，该模拟数字转换器中的该领头的单元接收该第二信号并相应地提供第三信号；在该领头的单元与末尾的单元之间的任一单元接收其对应的先前的单元提供的信号，并相应地向后续的单元提供信号；以及该末尾的单元接收其对应的先前的单元提供的信号并相应地提供该数字输出信号。5.根据权利要求4所述的信号处理系统，其特征在于， 该第三信号的采样频率比该第二信号的采样频率低； 该领头的单元之后的该任一单元提供的信号的采样频率比其对应的先前的单元提供的信号的采样频率低；以及 该末尾的单元提供的该数字输出信号的采样频率比其对应的先前的单元提供的信号的采样频率低。6.根据权利要求1所述的信号处理系统，其特征在于: 该多个转换器包括多个第一类转换器，该多个第一类转换器中的任一第一类转换器提供从该任一第一类转换器的第一分部传输至第二分部的第一跨单元信号； 该第一跨芯片连接电路排列多个第一跨单元信号中的采样，以形成多个第一串流，并通过该第一跨芯片连接电路上多个第一数据球脚分别传输该多个第一串流；以及 通过该第二跨芯片连接电路上分别与该多个第一数据球脚耦接的多个第二数据球脚，该第二跨芯片连接电路接收该多个第一串流，重新排列该多个第一串流中的采样，并相应地为该多个第一类转换器的多个第二分部取得该多个第一跨单元信号。7.根据权利要求6所述的信号处理系统，其特征在于: 该第一跨芯片连接电路进一步根据该多个第一跨单元信号而将误差校正信息附加至该多个第一串流，并且 当该第二跨芯片连接电路取得该多个第一跨单元信号时，该第二跨芯片连接电路进一步根据该误差校正信息校正所接收到的该多个第一串流。8.根据权利要求6所述的信号处理系统，其特征在于，该多个第一类转换器的数目为第一数目；该多个第一类转换器的该多个第二分部的数目为该第一数目；该多个第一跨单元信号的数目为该第一数目；该多个第一数据脚球的数目为第三数目；该多个第二数目脚球的数目为该第三数目；该多个第一串流的数目为该第三数目。9.根据权利要求8所述的信号处理系统，其特征在于，该第三数目小于该第一数目。10.根据权利要求6所述的信号处理系统，其特征在于: 该多个第一类转换器中的任一第一类转换器进一步包括: 第一编码级，设于该任一第一类转换器的第一分部中，以及 第一译码级，设于该任一第一类转换器的第二分部中； 其中，该任一第一类转换器的该第一编码级对该任一第一类转换器的该第一跨单元信号进行编码，以提供第一编码信号； 该第一跨芯片连接电路排列该多个第一类转换器的多个第一编码信号，以形成该多个第一串流， 该第二跨芯片连接电路重新排列该多个第一串流，并相应地为该多...

【专利技术属性】
技术研发人员：杨健忠，江嘉峰，陈建铭，
申请(专利权)人：联发科技股份有限公司，
类型：发明
国别省市：中国台湾;71