硬件支持的存储临时拷贝制造技术

本发明专利技术涉及硬件支持的存储临时拷贝。提供截至指定时间的物理存储区的快照包括：将对生成截至所述指定时间的所述物理存储区的快照的请求从第一处理器发送至第二处理器；以及使用所述第二处理器，至少部分地基于所述物理存储区的已知状态和与所述物理存储区的更新活动有关的日志信息来生成所述物理存储区的快照。

【技术实现步骤摘要】
【专利摘要】本专利技术涉及硬件支持的存储临时拷贝。提供截至指定时间的物理存储区的快照包括：将对生成截至所述指定时间的所述物理存储区的快照的请求从第一处理器发送至第二处理器；以及使用所述第二处理器，至少部分地基于所述物理存储区的已知状态和与所述物理存储区的更新活动有关的日志信息来生成所述物理存储区的快照。【专利说明】硬件支持的存储临时拷贝其他申请的交叉引用 本申请要求2013年3月8日提交的名称为HARDWARE-SUPPORTED MEMORY TEMPORALCOPY AND LOGGING的美国临时专利申请N0.61/775，041的优先权，该美国临时专利申请出于所有目的通过引用并入于此。
本专利技术涉及硬件支持的存储临时拷贝。
技术介绍
数据库系统的普通需求是在指定时间点处提供数据库的快照(S卩，拷贝)的能力。特别地，许多数据库的“一致性读取”能力需要提供在指定时间点处运行针对特定数据(例如，数据库)的所提交的状态的查询的能力。普通情况是在与该查询处理的开始相对应的时间时。其他时间是可能的并一般需要被支持。例如，查询可以选择截至昨日停业具有多于100万美元订单的黄金客户。附加需求包括恢复处于故障中的数据库的所提交的状态以及提供与数据集有关的时间序列数据(即，其在价值上随时间的改变)的能力。典型地，以软件实现一致性读取和恢复功能。现有实施方式通常导致存储密集型操作，其对处理器高速缓存的性能有负面影响，这是由于这些操作将额外数据(例如，日志数据和/或元数据)带到处理器高速缓存中。特别地，该处理通常被搁置，等待来自主存储器的数据，并且，可以从处理器高速缓存驱逐与进行中的处理相关的其他数据，以提供额外数据的空间。此外，在增加的负载下，事务通常需要对自查询开始已修改的数据块的一致性读取，从而带来使当前状态回退到开始查询的时间的成本。这些成本往往随系统上的负载的增加而增加，导致不好的降级。一致性读取和恢复功能的典型软件实施方式进一步遭受与在相同系统上运行的其他处理器核心的同步开销，这是由于有必要与系统中的其他处理器核心同时地访问日志和缓存池的数据结构。该同步实际上是附加的核心间高速缓存业务，进一步减弱每个核心的性能以及总体系统性能。一致性读取和恢复功能的典型软件实施方式依赖于撤销和重作日志。上面提到的相同问题发生于在数据库更新时写入到撤销和重作日志的软件实施方式，这是由于处理器核心需要频繁地访问元数据和数据和同步。特别地，为了作为记录事务中的更新的一部分而将撤销记录添加至撤销日志并将重作记录添加至重作日志，处理器需要访问与撤销日志的结尾相对应的数据以及与重作日志的结尾相对应的数据，并且然后执行向这两者的写入。该更新过程还必须访问与这些日志相关联的任何附属/管理数据结构以及存储用于执行这些动作的指令的代码段。其还需要与其他处理器核心进行同步以对这些日志执行更新。因此,对性能有负面影响。【专利附图】【附图说明】在下面的【具体实施方式】和附图中公开了本专利技术的各个实施例。图1A是图示了被配置成提供存储器的硬件支持的临时拷贝的系统的实施例的框图。图1B是图示了间接存储表示的示例的图。图1C是图不了间接存储表不的另一不例的图。图2是图示了在诸如图1A的100之类的系统上实现的一致性读取过程的实施例的流程图。图3是图示了临时拷贝过程的实施例的流程图。图4A-4C是图示了在示例一致性读取过程中使用的数据和日志的示例数据图。图5是图示了合并-更新拷贝过程的实施例的示例数据图。图6A是图示了存储器中的物理数据行的实施例的图。图6B是图不了基于图6A的数据行表不的日志表不的实施例的图。图7是图示了用于生成日志信息的过程的实施例的流程图。【具体实施方式】本专利技术可以以许多方式实现，包括被实现为:过程；设备；系统；物质组成；体现在计算机可读存储介质上的计算机程序产品；和/或处理器，诸如下述处理器:其被配置成执行存储在耦合到该处理器的存储器上和/或由耦合到该处理器的存储器提供的指令。在本说明书中，这些实施方式或本专利技术可采用的任何其他形式可以被称为技术。一般来说，所公开过程的步骤的顺序可以在本专利技术的范围内变更。除非另外声明，诸如被描述为被配置成执行任务的处理器或存储器之类的部件可以被实现为被临时配置成在给定时间处执行任务的一般部件或被制造成执行任务的具体部件。如在本文中使用的那样，术语“处理器”涉及一个或多个装置、电路、和/或被配置成处理数据(诸如计算机程序指令)的处理核心。下面与图示本专利技术原理的附图一起提供了本专利技术的一个或多个实施例的详细描述。结合这些实施例描述了本专利技术，但是本专利技术不限于任何实施例。本专利技术的范围仅由权利要求限定，并且本专利技术包含许多替换、修改和等同物。在下面的描述中阐述了许多特定细节以提供对本专利技术的透彻理解。出于示例的目的提供了这些细节，并且在不具有一些或所有这些特定细节的情况下可以根据权利要求来实施本专利技术。为了清楚的目的，没有详细描述与本专利技术有关的
中已知的技术材料，以便不会不必要地使本专利技术模糊。描述了存储器的硬件支持的临时拷贝和日志记录。在一些实施例中，使用与中央处理单元分离的硬件部件来提供硬件支持。在各个实施例中，为了支持临时拷贝，基于已知的存储状态和日志信息来生成快照。在各个实施例中，至少部分地基于间接存储表示来确定日志信息。图1A是图示了被配置成提供存储器的硬件支持的临时拷贝的系统的实施例的框图。系统100包括被配置成执行程序指令的一个或多个中央处理单元(CPU，也被称为应用处理器或处理器)102、被配置成给CPU 102提供临时低等待时间存储的一个或多个高速缓存104、以及被配置成给CPU 102提供指令和数据的主存储器108。主存储器108典型地具有比高速缓存104更大的容量和更高的等待时间。在一些实施例中，高速缓存是使用静态随机存取存储器(SRAM)实现的，并且主存储器是使用动态随机存取存储器(DRAM)实现的。其他实施方式是可能的。此外，该系统可以具有辅助存储器，诸如盘。频繁使用的数据的拷贝被存储在高速缓存104中。当CPU 102需要数据时(例如，当应用从数据库请求特定段的数据时)，首先检验高速缓存104。如果未在高速缓存104中找到数据，则发生高速缓存遗漏，并且检验主存储器108以定位数据。在该示例中，存储控制器106被配置成管理去往和来自主存储器108的数据流(包括指令)，从而便于由CPU 102对主存储器108的访问。存储控制器106被实现为与CPU 102分离的模块，并且这两个部件不必直接彼此通信(换言之，它们不必具有直接接口或连接)。存储控制器106和CPU 102可以经由高速缓存104来交换数据。拷贝协处理器(CCP)110被配置成与CPU协作以支持一致性读取和日志记录功能。如下面将更加详细地描述的那样，CCP 110被配置成执行诸如拷贝数据和提供快照之类的动作。CCP 110被视为与CPU 102分离的硬件部件。CCP不必具有与CPU的直接连接(例如，接口、总线)。在一些实施例中，CCP和CPU被实现在分离的芯片或电路上。在各个实施例中，CCP通过向和从存储控制器106和/或高速缓存104发送数据来与CPU 102对接。在一些实施例中，CCP 110被实现为本文档来自技高网...

【技术保护点】
一种系统，包括：第一处理器；存储器，包括物理存储区，被配置为给所述第一处理器提供指令；以及第二处理器，被配置为：从所述第一处理器接收对生成截至指定时间的所述物理存储区的快照的请求；以及至少部分地基于所述物理存储区的已知状态和与所述物理存储区的更新活动有关的日志信息来生成所述物理存储区的快照。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：DR彻里顿，
申请(专利权)人：海坎普系统股份有限公司，
类型：发明
国别省市：美国;US