一种用于LED驱动电路的恒流输出控制装置制造方法及图纸

本发明专利技术涉及电子电路技术，具体的说是涉及一种用于LED驱动电路的恒流输出控制装置。本发明专利技术的包括驱动电路和BUCK电路，其特征在于，还包括时间均衡模块、时间控制模块和平均电流采样模块；时间均衡模块分别与驱动电路、时间控制模块和平均电流采样模块连接；BUCK电路分别与驱动电路和平均电流采样模块连接；时间均衡模块用于通过驱动电路输出导通的信号，控制BUCK电路中电流从最小值到电流平均值的时间等于电流平均值到峰值电流的时间；时间控制模块用于通过驱动电路输出关断的信号。本发明专利技术的有益效果为，解决了驱动电路中输出电流受输入电压、输出电压、电感参数影响的问题，极大提高了恒流输出的稳定性。本发明专利技术尤其适用于LED驱动电路。

【技术实现步骤摘要】
一种用于LED驱动电路的恒流输出控制装置
本专利技术属于电子电路技术，具体的说是涉及一种基于Buck电路(Buck电路是一种DC-DC的降压拓扑方式)的LED驱动电路的恒流输出数字控制装置。
技术介绍
LED以其长寿命、亮度高、性能稳定、无污染等特点成为当今社会的绿色照明技术。对于LED的驱动电路，如果LED采用普通的稳压源驱动,当电压稍微波动时,通过LED灯具的电流波动很大,很容易出现亮度不稳定甚至过流现象而烧毁LED,所以目前LED普遍釆用恒流方式进行驱动。如图1所示，是一种传统方式上基于BUCK拓扑的输出恒流电路的原理图。该电路主要包括续流二极管D、开关管Q、储能电感L、负载LED灯、检测电阻R、开关管的控制电路。基本工作原理为：开关管Q开启时，电流流过LED、电感L和电阻R形成回路,LED发光,同时电感L和电容C储能,采样电阻R检测通过电感的电流波形，开关管Q上的电流值达到预定值以后开关管关断,储能电感L和电容C通过续流二极管D和负载组成回路继续给LED负载供电,LED发光。如图2所示，是传统方式上的输出电流波形图，IL为储能电感L上的电流，Ilow是为通过电感L电流的最小值，Ipeak是通过电感的峰值电流，Im是平均电流，也即是要求的输出电流，其横坐标中TON表示开关管Q的开启时间，TOFF表示开关管Q的关断时间。当控制电路使开关管Q开启TON时，储能电感上的电流线性上升，直到采样电阻R采样到的电压使控制电路内部的比较器翻转，控制电路会关断开关管Q，时间为TOFF，储能电感上电流线性下降，如此反复，即形成了输出电流波形。这种基本的恒流控制结构简单，然而电路存在输出电流受外围电路参数的影响的固有缺点。定义电流纹波量为△I＝Ipeak-Ilow，在连续电流模式(CCM)下，则平均电流为也即是根据电路分析，电感上电流线性增加或者下降，在CCM(电感电流连续)模式下工作时候，这就说明即使用采样电阻确定了峰值电流Ipeak，平均输出电流还是受到输入电压Vin、输出电压Vo、电感L等参数的影响，这些因素稍有偏差，输出的平均电流Im就不再恒定。
技术实现思路
本专利技术的目的，就是针对上述传统技术中存在的输出电流受到外围电路参数影响的问题，提出一种用于LED驱动电路的恒流输出控制装置，使得输出电流与输入电压、输出电压、电感等参数无关。本专利技术解决上述技术问题所采用的技术方案是：一种用于LED驱动电路的恒流输出控制装置，包括驱动电路和BUCK电路，其特征在于，还包括时间均衡模块、时间控制模块和平均电流采样模块；时间均衡模块分别与驱动电路、时间控制模块和平均电流采样模块连接；BUCK电路分别与驱动电路和平均电流采样模块连接；时间均衡模块用于通过驱动电路输出导通的信号，控制BUCK电路中电流从最小值到电流平均值的时间等于电流平均值到峰值电流的时间；时间控制模块用于通过驱动电路输出关断的信号；其中，BUCK电路由开关管Q1、电感L1、电容C1和二极管D1构成；其中，开关管Q1的漏极依次通过电感L1、电容C1后接电源VIN，开关管Q1的漏极接二极管D1的正极；二极管D1的负极接电源VIN；时间均衡模块由第一反相器、加减计数器和或门构成；其中，加减计数器的输出端接或门的输入端；或门的输出端接驱动电路和第一反相器的输入端；第一反相器的输出端接加减计数器的输入端；时间控制模块由第二反相器、第三反相器、加法计数器和与门构成；其中，第二反相器的输入端接或门的输出端，其输出端接加法计数器的加法信号端；第三反相器的输入端接或门的输出端，其输出端接加法计数器的输入端；加法计数器的输出端接与门的输入端；与门的输出端接或门的输入端；平均电流采样模块由比较器和电阻R1构成；其中，比较器的负相输入端接开关管Q1的源极，其正向输入端接基准电压VR，其输出端接加减计数器的加减信号端和或门的输入端；开关管Q1的源极通过电阻R1后接地GND。本专利技术的有益效果为，解决了驱动电路中输出电流受输入电压、输出电压、电感参数影响的问题，极大提高了恒流输出的稳定性，同时由于控制部分采用数字芯片，很好的趋近与目前集成电路的发展趋势，具有抗干扰能力强、节约芯片面积、便于精确控制的优点。附图说明图1为传统的基于BUCK拓扑的LED恒流电路结构示意图；图2为图1所示电路的输出电流示意图；图3为实施例的电路结构示意图；图4为实施例的脉冲时序图和输出电流示意图。具体实施方式下面结合附图和实施例，详细描述本专利技术的技术方案本专利技术提出的用于LED驱动电路的恒流输出控制装置，利用时间均衡模块和时间控制模块对BUCK电路中电感上的电流上升时间进行分段控制，使得平均电流的输出与输入电压、输出电压、储能电感都无关，达到了稳定控制输出电流。实施例：如图3所示，本例包括驱动电路、BUCK电路、时间均衡模块、时间控制模块和平均电流采样模块；时间均衡模块分别与驱动电路、时间控制模块和平均电流采样模块连接；BUCK电路分别与驱动电路和平均电流采样模块连接；时间均衡模块用于通过驱动电路输出导通的信号，控制BUCK电路中电流从最小值到电流平均值的时间等于电流平均值到峰值电流的时间；时间控制模块用于通过驱动电路输出关断的信号；其中，BUCK电路由开关管Q1、电感L1、电容C1和二极管D1构成；其中，开关管Q1的漏极依次通过电感L1、电容C1后接电源VIN，开关管Q1的漏极接二极管D1的正极；二极管D1的负极接电源VIN；时间均衡模块由第一反相器N1、加减计数器B1和或门U1构成；其中，本例采用的加减计数器B1的芯片型号为74S169，其包括输入端D0、D1、D2、D3，加减控制端口U\D，输入使能端ENT、ENP，置入控制端LDN，时钟信号端口CLK,输出端口Q0、Q1、Q2、Q3、TCN。加减计数器B1的加减控制端口U\D为高电平时，B1执行加计数，当加减控制端口U\D为低电平时，B1执行减计数；输入使能端ENT、ENP为低电平有效，驱使芯片工作；置入控制端LDN为低电平有效，开始接收输入端Q0、Q1、Q2、Q3输入的数据；时钟信号端口CLK接收外来时钟控制信号；进位输出端口TCN在本例中没有使用。加减计数器B1的输出端口Q0、Q1、Q2、Q3接或门U1的输入端；或门U1的输出端接驱动电路和第一反相器N1的输入端；第一反相器N1的输出端接加减计数器B1的输入端口ENT、ENP、LDN；时间控制模块由第二反相器N2、第三反相器N3、加法计数器B2和与门U2构成；其中，本例采用的加法技术器的芯片型号为74163，其包括加法控制端口LDN，输入端口A、B、C、D，输入使能端ENT、ENP，计数清零端CLRN，时钟信号端口CLK，输出端口QA、QB、QC、QD、RCO。加计数器B2的加法控制端口LDN为低电平有效，执行加计数；输入使能端ENT、ENP为高电平有效，驱使芯片工作；计数清零端CLRN为低电平有效；时钟信号端口CLK接收外来时钟控制信号；进位输出端口RCO在本例中没有使用。第二反相器N2的输入端接或门U1的输出端，其输出端接加法计数器的加法控制端口LDN；第三反相器N本文档来自技高网...

【技术保护点】
一种用于LED驱动电路的恒流输出控制装置，包括驱动电路和BUCK电路，其特征在于，还包括时间均衡模块、时间控制模块和平均电流采样模块；时间均衡模块分别与驱动电路、时间控制模块和平均电流采样模块连接；BUCK电路分别与驱动电路和平均电流采样模块连接；时间均衡模块用于通过驱动电路输出导通的信号，控制BUCK电路中电流从最小值到电流平均值的时间等于电流平均值到峰值电流的时间；时间控制模块用于通过驱动电路输出关断的信号；其中，BUCK电路由开关管Q1、电感L1、电容C1和二极管D1构成；其中，开关管Q1的漏极依次通过电感L1、电容C1后接电源VIN，开关管Q1的漏极接二极管D1的正极；二极管D1的负极接电源VIN；时间均衡模块由第一反相器、加减计数器和或门构成；其中，加减计数器的输出端接或门的输入端；或门的输出端接驱动电路和第一反相器的输入端；第一反相器的输出端接加减计数器的输入端；时间控制模块由第二反相器、第三反相器、加法计数器和与门构成；其中，第二反相器的输入端接或门的输出端，其输出端接加法计数器的加法信号端；第三反相器的输入端接或门的输出端，其输出端接加法计数器的输入端；加法计数器的输出端接与门的输入端；与门的输出端接或门的输入端；平均电流采样模块由比较器和电阻R1构成；其中，比较器的负相输入端接开关管Q1的源极，其正向输入端接基准电压VR，其输出端接加减计数器的加减信号端和或门的输入端；开关管Q1的源极通过电阻R1后接地GND。...

【技术特征摘要】
1.一种用于LED驱动电路的恒流输出控制装置，包括驱动电路和BUCK电路，其特征在于，还包括时间均衡模块、时间控制模块和平均电流采样模块；时间均衡模块分别与驱动电路、时间控制模块和平均电流采样模块连接；BUCK电路分别与驱动电路和平均电流采样模块连接；时间均衡模块用于通过驱动电路输出导通的信号，控制BUCK电路中电流从最小值到电流平均值的时间等于电流平均值到峰值电流的时间；时间控制模块用于通过驱动电路输出关断的信号；其中，BUCK电路由开关管Q1、电感L1、电容C1和二极管D1构成；其中，开关管Q1的漏极依次通过电感L1、电容C1后接电源VIN，开关管Q1的漏极接二极管D1的正极；二极管D1的负极接电源VIN；时间均衡...

【专利技术属性】
技术研发人员：方健，马佳佳，杜世才，胥林江，伍滔，赵帅，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：四川;51