电子器件的制造方法技术

技术编号:10313572 阅读:98 留言:0更新日期:2014-08-13 15:57
本发明专利技术提供一种电子器件的制造方法,能够抑制在切割母层叠体时层叠体发生歪扭。在电子器件的制造方法中,电子器件具备:层叠体(12),其通过层叠长方形状的多个绝缘体层而构成,并且具有通过多个绝缘体层的第一边相连而构成的安装面;电路元件,其设置于层叠体(12)内;以及外部导体,其与该电路元件电连接,并且朝长边引出。在切割工序中,在沿切割线(CL3)切割母层叠体(112)之前,沿朝Z轴方向延伸的切割线(CL2)切割母层叠体(112),切割线(CL3)朝x轴方向延伸并且组合导体(114)排列于切割线(CL3)。

【技术实现步骤摘要】

本专利技术涉及,更具体而言,涉及将绝缘体层层叠而得的。
技术介绍
作为与现有的有关的专利技术,例如已知有专利文献I所记载的共模噪声过滤器(common-mode noise filter)。图11为专利文献I所记载的共模噪声过滤器500的母层叠体512的透视图。共模噪声过滤器500具备层叠体502以及外部电极504a、504b。外部电极504a、504b分别跨越层叠体502的两个面。上述共模噪声过滤器500通过对层叠体512排列成矩阵状的母层叠体512进行切割来制作。在切割时,例如在沿朝左右方向延伸的切割线CLll切割母层叠体512之后,沿朝上下方向延伸的切割线CL12切割母层叠体512。另外,若沿切割线CLll切割母层叠体512,则母层叠体512被分割朝左右方向延伸的组合体512a。此时,基于下述理由,层叠体502可能发生歪扭(歪?)。在切割线CLll上设置有外部电极504a、504b。因而,当沿切割线CLll切割母层叠体512时,切割绝缘体层,并且也切割外部电极504a、504b。外部电极504a、504b由具有比构成层叠体512的陶瓷高的延展性的导体制作而成。因此,外部电极504a、504b比层叠体12难切割。因而,当切割外部电极504a、504b时,对外部电极504a、504b施加较大的力,施加于外部电极504a、504b的力被传递到母层叠体512。此时,被分割的组合体512a朝左右方向延伸,所以若对组合体512a施加较大的力,则组合体512a容易发生扭转等歪扭。结果,层叠体512发生歪扭。上述歪扭造成层叠体512内发生裂纹的原因。专利文献1:日本特开2010-165975号公报
技术实现思路
因此,本专利技术的目的在于提供一种能够抑制在切割母层叠体时层叠体发生歪扭的。在本专利技术的一个实施方式所涉及的中,上述电子器件具备:层叠体,该层叠体通过层叠长方形状的多个绝缘体层而构成,并且具有通过上述多个绝缘体层的第一边相连而构成的安装面;电路元件,该电路元件设置于该层叠体内;以及外部导体,该外部导体与该电路元件电连接,并且朝上述第一边引出,上述的特征在于,具备:层叠体制作工序,在该层叠体制作工序中,获得当从层叠方向俯视观察时多个上述层叠体以由第一方向和与该第一方向正交的第二方向构成的矩阵状排列的母层叠体;以及切割工序,在该切割工序中,将上述母层叠体切割成多个上述层叠体,在上述层叠体制作工序中,获得在上述第一方向上相邻的两个层叠体的上述外部导体连结并且设置于上述两个层叠体的各电路元件处于互相点对称的关系的上述母层叠体,在上述切割工序中,在沿第一切割线切割上述母层叠体之前,沿朝上述第一方向延伸的第二切割线切割该母层叠体,上述第一切割线朝上述第二方向延伸并且上述外部导体排列于上述第一切割线。根据本专利技术,能够抑制在切割母层叠体时层叠体发生歪扭的情况。【附图说明】图1为一实施方式所涉及的电子器件的外观立体图。图2为图1的电子器件的分解立体图。图3为制造电子器件时的俯视图。图4为制造电子器件时的俯视图。图5为制造电子器件时的俯视图。图6为制造电子器件时的俯视图。图7为制造电子器件时的俯视图。图8为制造电子器件时的俯视图。图9为制造电子器件时的俯视图。图10为制造电子器件时的俯视图。图11为专利文献I所记载的共模噪声过滤器的母层叠体的透视图。符号的说明CLl?CL3...切割线;L...线圈;S2...底面;10、10a...电子器件;12...层叠体;14a、14b...外部电极;16a?16p...绝缘体层;18a?18 j...线圈导体;25a?25 j、35a?35 j...外部导体;112...母层叠体;114a?114j...组合导体;116a?116ρ...绝缘糊剂层。【具体实施方式】以下,对本专利技术的实施方式所涉及的进行说明。(电子器件的结构)以下,参照附图对一实施方式所涉及的电子器件的结构进行说明。图1为一实施方式所涉及的电子器件10的外观立体图。图2为图1的电子器件10的分解立体图。以下,将电子器件10的层叠方向定义为y轴方向。并且,将当从y轴方向俯视观察时电子器件10的长边延伸的方向定义为X轴方向,将电子器件10的短边延伸的方向定义为z轴方向。如图1以及图2所示,电子器件10具备:层叠体12、外部电极14a、14b、引出导体40a、40b以及线圈L(电路元件)。如图2所示,层叠体12通过多个绝缘体层16a?16p以从y轴方向的负方向侧至正方向侧按顺序排列的方式被层叠而构成,且呈长方体形。因而,层叠体12具有:上表面SI ;底面S2 ;端面S3、S4以及侧面S5、S6。上表面SI为层叠体12的z轴方向的正方向侧的面。底面S2为层叠体12的z轴方向的负方向侧的面,为向电路基板安装电子器件10时与该电路基板对置的安装面。上表面SI以及底面S2分别通过绝缘体层16a?16p的z轴方向的正方向侧的长边以及负方向侧的长边相连而构成。端面S3、S4分别为层叠体12的X轴方向的负方向侧以及正方向侧的面。端面S3、S4分别通过绝缘体层16a?16p的x轴方向的负方向侧的短边以及正方向侧的短边相连而构成。并且,端面S3、S4与底面S2相邻。侦_ S5、S5分别为位于层叠体12的y轴方向的正方向侧以及负方向侧的面。如图2所示,绝缘体层16a?16b呈长方形状,例如由以硼硅酸盐玻璃为主要成分的绝缘材料形成。以下,将绝缘体层16a?16p的y轴方向的正方向侧的面称为正表面,将绝缘体层16a?16p的Y轴方向的负方向侧的面称为背面。线圈L为设置于层叠体12内的电路元件,包括线圈导体18a?18j以及通孔导体vl?vlO。线圈L通过线圈导体18a?18j由通孔导体vl?vlO连接而构成。并且,线圈L具有沿I轴方向延伸的卷绕轴,从I轴方向的正方向侧俯视观察时,成为一边顺时针旋转一边从y轴方向的负方向侧向正方向侧行进的螺旋状。线圈导体18a?18 j设置于绝缘体层16d?16m的正表面上。线圈导体18a?18 j从y轴方向俯视观察时相互重叠而形成环状的轨道。并且,线圈导体18a?18j成为轨道的一部分被切去的构造,且为绕顺时针方向旋转的线形导体。以下,将线圈导体18a?18j的当从y轴方向的正方向侧俯视观察时位于顺时针方向的下游侧的端部简称为下游端,将线圈导体18a?18 j的当从y轴方向的正方向侧俯视观察时位于顺时针方向的上游侧的端部简称为上游端。如上所述构成的线圈导体18a?18j例如由以Ag为主要成分的导电性材料制作而成。通孔导体vl?v4分别沿y轴方向贯通绝缘体层16e?16h。通孔导体v5、v6沿y轴方向贯通绝缘体层16i。通孔导体v7?VlO分别沿y轴方向贯通绝缘体层16j?16m。通孔导体vl将线圈导体18a的下游端与线圈导体18b的上游端连接。通孔导体v2将线圈导体18b的下游端与线圈导体18c的上游端连接。通孔导体v3将线圈导体18c的下游端与线圈导体18d的上游端连接。通孔导体v4将线圈导体18d的下游端与线圈导体18e的上游端连接。通孔导体v5将线圈导体18e与线圈导体18f的上游端连接。通孔导体v6将线圈导体18e的下游端与线圈导体18f连接。通孔导体v7将线圈导体18f的下游端与线圈导体18g本文档来自技高网
...

【技术保护点】
一种电子器件的制造方法,所述电子器件具备:层叠体,该层叠体通过层叠长方形状的多个绝缘体层而构成,并且具有通过所述多个绝缘体层的第一边相连而构成的安装面;电路元件,该电路元件设置于该层叠体内;以及外部导体,该外部导体与该电路元件电连接,并且朝所述第一边引出,所述电子器件的制造方法的特征在于,具备:层叠体制作工序,在该层叠体制作工序中,获得当从层叠方向俯视观察时多个所述层叠体以由第一方向和与该第一方向正交的第二方向构成的矩阵状排列的母层叠体;以及切割工序,在该切割工序中,将所述母层叠体切割成多个所述层叠体,在所述层叠体制作工序中,获得在所述第一方向上相邻的两个层叠体的所述外部导体连结并且设置于所述两个层叠体的各电路元件处于互相点对称的关系的所述母层叠体,在所述切割工序中,在沿第一切割线切割所述母层叠体之前,沿朝所述第一方向延伸的第二切割线切割该母层叠体,所述第一切割线朝所述第二方向延伸并且所述外部导体排列于所述第一切割线。

【技术特征摘要】
2013.02.08 JP 2013-0234501.一种电子器件的制造方法, 所述电子器件具备:层叠体,该层叠体通过层叠长方形状的多个绝缘体层而构成,并且具有通过所述多个绝缘体层的第一边相连而构成的安装面;电路元件,该电路元件设置于该层叠体内;以及外部导体,该外部导体与该电路元件电连接,并且朝所述第一边引出, 所述电子器件的制造方法的特征在于,具备: 层叠体制作工序,在该层叠体制作工序中,获得当从层叠方向俯视观察时多个所述层叠体以由第一方向和与该第一方向正交的第二方向构成的矩阵状排列的母层叠体;以及切割工序,在该切割工序中,将所述母层叠体切割成多个所述层叠体, 在所述层叠体制作工序中,获得在所述第一方向上相邻的两个层叠体的所述外部导体连结并且设置于所述两个层叠体的各电路元...

【专利技术属性】
技术研发人员:世古笃史
申请(专利权)人:株式会社村田制作所
类型:发明
国别省市:日本;JP

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1