半导体器件以及制造半导体器件的方法技术

本发明专利技术涉及半导体器件以及制造半导体器件的方法。一种制造半导体器件的方法，包括：在布线板的第一电极和半导体元件的第二电极中的至少一者的表面上形成阻挡金属膜；在第一电极与第二电极之间设置连接端子，连接端子由含锡、铋和锌的钎料制成；以及通过加热连接端子并且将连接端子的温度保持在不低于钎料熔点的恒定温度下一定时间段，来将连接端子接合至阻挡金属膜。

【技术实现步骤摘要】
半导体器件以及制造半导体器件的方法
本文讨论的实施方案涉及半导体器件以及制造半导体器件的方法。
技术介绍
对于安装在布线板上的半导体元件，其连接端子的数目在增加，因此连接端子中的每个之间的间距也越来越缩小。倒装芯片安装是一种解决这样的连接端子数目增加且间距缩小的安装技术。在倒装芯片安装中，使由钎料凸点等制成的连接端子回流，由此通过连接端子使布线板和半导体元件的电极彼此连接。连接端子的回流涉及半导体元件和布线板的加热。然而，半导体元件与布线板之间的热膨胀系数的差异可导致半导体元件在回流期间受损。为了抑制这样的损害，使用具有尽可能低熔点的材料作为用于由钎料凸点等制成的连接端子的材料是有效的，由此降低在回流期间的加热温度。无铅钎料被广泛地用作用于连接端子的材料，但由于其高熔点而不适合这样的低温回流。Sn-Ag-Cu基无铅钎料例如具有217℃的高熔点。因此，通常使用具有139℃的低熔点并且具有共晶点组成的Sn-Bi基钎料作为用于连接端子的材料。然而，使用Sn-Bi基钎料形成的连接端子在与电极的接合强度的提高方面仍然具有改进余地。注意，日本公开特许公报第2012-157873号和第2010-167472号中公开了涉及本申请的技术。本专利技术的一个目的是提高半导体器件中连接端子与电极之间的接合强度以及制造该半导体器件的方法。
技术实现思路
根据以下公开内容的一个方面，提供了一种制造半导体器件的方法，包括：在布线板的第一电极和半导体元件的第二电极中的至少一者的表面上形成阻挡金属膜；在第一电极与第二电极之间设置连接端子，连接端子由含锡、铋和锌的钎料制成；以及通过加热连接端子并且将连接端子的温度保持在不低于钎料的固相线温度的恒定温度下恒定时间段，来将连接端子接合至阻挡金属膜。根据本公开内容的另一方面，提供了一种半导体器件，包括：包括第一电极的布线板；包括第二电极的半导体元件；设置在第一电极和第二电极中的任一者的表面上的阻挡金属膜；以及设置在第一电极与第二电极之间的连接端子，连接端子接合至阻挡金属膜并由含锡、铋和锌的钎料制成，其中在阻挡金属膜与连接端子之间形成有由阻挡金属膜的材料和锌制成的合金层。根据以下公开内容，当熔化连接端子时，连接端子的材料中包含的锌抑制了连接端子中的铋的偏析。因而，可以防止由于机械脆性的铋而导致的连接端子与阻挡金属膜之间接合强度的降低。附图说明图1A和图1B为用于研究的半导体器件在其制造过程中的放大横截面图；图2A和图2B为根据一个实施方案的半导体器件在其制造过程中的放大横截面图；图3为根据本实施方案的半导体器件的整体横截面图；图4为通过研究连接端子的接合强度得到的曲线图；图5A为根据本实施方案的第一实施例的第一阻挡金属膜的横截面图，图5B为根据本实施方案的第二实施例的第一阻挡金属膜的横截面图；图6A和图6B为当将连接端子接合至根据图5A和图5B的各自实施例的第一阻挡金属膜时，基于横截面BFSTEM(明场扫描透射电子显微镜)的图像而绘制的图；图7为示出根据本实施方案的回流温度曲线的曲线图；图8为用于说明实验中所使用的第一阻挡金属膜的样品的层结构的表；图9为用于说明实验中所使用的回流温度曲线的表；图10为示出实验中所使用的第一阻挡金属膜的样品和回流温度曲线的组合的表；图11为示出用作实验中的连接端子的材料的钎料样品的组成的表。具体实施方式在描述实施方案之前，将描述由本申请的本专利技术人进行的研究。如上所述，为了减少对半导体元件的损害，使用具有尽可能低熔点的钎料作为用于将半导体元件连接至布线板的连接端子的材料是有效的。因此，在该研究中，将作为低熔点钎料使用的Sn-Bi基钎料用作连接端子的材料以研究电极与连接端子之间的接合强度。图1A和图1B为在研究过程中制造半导体器件的放大横截面图。首先，如图1A所示，制备电路板1和半导体元件10如LSI(大规模集成电路)。在布线板1的表面上设置由铜制成的第一电极2，并通过将镍膜3和金膜4以此顺序层叠来在第一电极2上形成第一阻挡金属膜5。镍膜3通过非电解镀覆形成为约4μm至6μm的厚度，并且包含镀覆液中含有的少量磷。另外，金膜4通过非电解镀覆形成为约0.1μm至0.3μm的厚度。同时，在半导体元件10的表面上，设置由铜制成的第二电极11。在第二电极11上，通过将镍膜12和金膜13以此顺序层叠来形成第二阻挡金属膜14。具体地，镍膜12通过电解镀覆形成为约1μm至2μm的厚度，并且金膜13通过电解镀覆形成为约0.1μm至0.3μm的厚度。预先将连接端子8接合至第二阻挡金属膜14。连接端子8的材料为Sn-57Bi钎料，Sn-57Bi钎料为Sn-Bi钎料的一个实例，其固相线温度低至139℃。然后，使连接端子8与第一阻挡金属膜5进行接触，并且将连接端子8加热至熔化。在此情况下，作为各自阻挡金属膜5和阻挡金属膜14的最上层而形成的金膜4和金膜13使阻挡金属膜5和阻挡金属膜14的表面具有Sn-57Bi钎料的良好润湿性。此外，形成在由铜制成的第一电极2上的第一阻挡金属膜5防止铜从第一电极2扩散出而进入连接端子8中。在所保持的该状态下，如图1B所示，在熔化的连接端子8中的锡与在阻挡金属膜5和阻挡金属膜14中的每个中的镍反应。因此，在阻挡金属膜5和阻挡金属膜14中的每个中形成锡和镍的合金层7，并且连接端子8经由合金层7接合至电极2和电极11两者。因而，得到了具有安装在布线板1上的半导体元件10的半导体器件15的基本结构。这里，在图1B的步骤中，在合金层7的形成期间，在连接端子8中的比铋更具反应性的锡优先与阻挡金属膜5和阻挡金属膜14反应。因此，未反应的铋可留在连接端子8与阻挡金属膜5和阻挡金属膜14之间的界面X周围，这进而导致铋的局部偏析。铋有助于降低连接端子8的熔点，但在机械上是硬且脆性的。如上所述，当铋在界面X上偏析时，降低了连接端子8与电极2和电极11之间的接合强度，因而降低了半导体器件15的可靠性。在下文中，将描述即使当使用铋作为用于连接端子的材料时也能防止半导体器件的可靠性降低的实施方案。(实施方案)在本实施方案中，如下所述，通过将与阻挡金属膜具有良好反应性的锌添加至连接端子来防止连接端子中的铋的偏析。图2A和图2B为根据本实施方案的半导体器件在其制造过程中的放大横截面图。首先，如图2A所示，制备布线板21和半导体元件25如LSI。在布线板21的表面上设置由铜制成的第一电极22，并且在第一电极22上形成第一阻挡金属膜23。另外，在半导体元件25的表面上设置由铜制成的第二电极26，并且在第二电极26上形成第二阻挡金属膜27。注意，后续将描述第一阻挡金属膜23和第二阻挡金属膜27的优选层结构。预先将具有约0.6mm直径的钎料凸点作为连接端子24接合至第二阻挡金属膜27。作为用于连接端子24的材料的钎料主要由锡和铋制成，并包含作为附加材料的锌。钎料的成分组成没有特别限制。本实施方案使用由具有锡和铋的共晶组成的Sn-57Bi-xZn(0.1≤x≤1)所表示的钎料。铋的包含将钎料的固相线温度降低至约139℃。然后，在第一阻挡金属膜23与第二阻挡金属膜27之间设置有连接端子24的情况下，通过回流将连接端子24加热至熔化。后续将描述用于回流的优选条件。如上所述，作为连接端子24的材料的钎料本文档来自技高网...

【技术保护点】
一种制造半导体器件的方法，包括：在布线板的第一电极和半导体元件的第二电极中的至少一者的表面上形成阻挡金属膜；在所述第一电极与所述第二电极之间设置连接端子，所述连接端子由含锡、铋和锌的钎料制成；以及通过加热所述连接端子并且将所述连接端子的温度保持在不低于所述钎料的固相线温度的恒定温度下一定时间段，来将所述连接端子接合至所述阻挡金属膜。

【技术特征摘要】
2013.01.28 JP 2013-0134331.一种制造半导体器件的方法，包括：在布线板的第一电极和半导体元件的第二电极中的至少一者的表面上形成阻挡金属膜；在所述第一电极与所述第二电极之间设置连接端子，所述连接端子由含锡、铋和锌的钎料制成；以及通过加热所述连接端子并且将所述连接端子的温度保持在不低于所述钎料的固相线温度的恒定温度下一定时间段，来将所述连接端子接合至所述阻挡金属膜，其中所述恒定温度为固相钎料和液相钎料在所述连接端子中共存的温度。2.根据权利要求1所述的制造半导体器件的方法，其中所述阻挡金属膜为包含镍膜的金属层。3.根据权利要求2所述的制造半导体器件的方法，其中所述金属层为通过按叙述顺序层叠所述镍膜和金膜而得到的层叠膜。4.根据权利要求2所述的制造半导体器件的方法，其中所述金属层为通过按叙述顺序层叠所述镍膜、钯膜和金膜而得到的层叠膜。5.根据权利要求1所述的制造半导体器件的方法，其中所述恒定温度不高于通过将所述固相线温度加10℃所得到的温度。6.根据权利要求1至4中任一项所述的制造半导体器件的方法，其中所述一定时间段为15秒或更多。7.根据权利要求1至4中任一项所述的制造半导体器件的方法，其中在所述连接端子的加热中，在所述一定时间段过去之后，将所述连接端子的温度升至比所述恒定温度高的温度。8.根据权利要求1至4中任一项所述的制造半导体器件的方法，其中所述钎...

【专利技术属性】
技术研发人员：清水浩三，作山诚树，宫岛丰生，
申请(专利权)人：富士通株式会社，
类型：发明
国别省市：日本;JP