一种移位寄存器单元、栅极驱动电路及显示装置制造方法及图纸

本实用新型专利技术提供一种移位寄存器单元、栅极驱动电路及显示装置，涉及显示技术领域，移位寄存器单元包括输入复位模块、上拉模块、控制模块以及下拉模块，通过在进行触控扫描时将所述输入复位模块的第二信号输入端输入高电平，以保持上拉控制节点的电平，从而能够有效克服上拉控制节点的漏电现象，可以避免行像素充电率不足，改善暗线或者亮线不良。

【技术实现步骤摘要】
【专利摘要】本技术提供一种移位寄存器单元、栅极驱动电路及显示装置，涉及显示
，移位寄存器单元包括输入复位模块、上拉模块、控制模块以及下拉模块，通过在进行触控扫描时将所述输入复位模块的第二信号输入端输入高电平，以保持上拉控制节点的电平，从而能够有效克服上拉控制节点的漏电现象，可以避免行像素充电率不足，改善暗线或者亮线不良。【专利说明】一种移位寄存器单元、栅极驱动电路及显示装置
本技术涉及显示
，尤其涉及一种移位寄存器单元、栅极驱动电路及显示装置。
技术介绍
随着触控式显示装置的日益普及，人们对于触控式显示装置的质量要求也越来越高，内嵌式触控(In-cell touch)技术因其所具有的厚度薄以及触控灵敏度高等优点而被广泛应用。内嵌式触控技术即触控元件整合于显示面板之内，使面板本身就具有触控功能，不需另外进行与触控面板的贴合与组装即可达到触控的效果与应用。以典型的TFT-LCD(Thin Film Transistor-Liquid Crystal Display,薄膜场效应晶体管液晶显示器)为例，其特点是在TFT-LCD标准制程中即完成触控感测元件的制造技术，由于无需额外设置触控面板，从而没有贴合及对位的问题，重量及厚度也显著降低，产品将更轻薄。由于采用内嵌技术，使得显示装置产品无需边框，可达全平面设计，产品的设计也更为简洁俐落，应用领域更广。现有的内嵌式触控技术一般采用投射式多点电容触控方式，其触控信号的采集是通过两层信号线，其中一层信号线为驱动线(Tx lines)，另一层信号线作为感应线(Rxlines)，两层线路彼此垂直。在实现方式上，采用扫描式轮流驱动每一条驱动线，并测量与这条驱动线交错的感应线是否有某点发生电容耦合现象。经逐一扫描，即可获得确切的触点位置，并能实现多点触控。对于现有的触控显示装置而言，当位于相同行或列的像素和扫描线同时充电时会互相干扰，所以像素充电和扫描的过程通常都是分时进行，具体的，在一帧内一般有V-Blank和H-Blank两种时序方式。V-Blank方式是指在一帧内，对所有像素充电之后，留一段时间进行触控信号扫描，即像素充电与触控扫描分开进行。此种方式只能支持与显示器画面刷新率相同的触控扫描刷新率(I:1关系)，如果画面刷新率为60HZ，则触控扫描刷新率只能为60HZ。为了提高触控的灵敏度，提高触控扫描的频率是关键，在追求高性能的触控体验效果时，120HZ及以上的触摸刷新率是必要的。H-Blank方式则可以有效提高触控扫描刷新率，该方式通过在一帧内，在一定行数像素充电的间隙中，预留一段时间进行部分触控信号扫描，即像素充电与触控扫描交叉进行，此种方式可以支持触摸扫描刷新率大于画面刷新率，即与画面刷新率成倍数关系。采用H-Blank方式实现两倍于显示刷新频率的内嵌式触控扫描时序可以如图1所示，通过将显示扫描平均分成两段，在每段结束之后，暂停像素扫描GOA (Gate Drive on Array，阵列基板行驱动)电路工作，对所有的触控感应线进行一次扫描(Tx扫描)，因此在一次显示扫描内，可以完成2次触控扫描，实现两倍于显示刷新频率的触控扫描。传统的GOA电路通常包括多个级联的移位寄存器单元，其结构可以如图2所示，其中，每一个移位寄存器单元分别与相邻行的移位寄存器单元相连接，每一个移位寄存器单兀均对应一行栅线，每一行移位寄存器单兀输出栅极驱动信号的同时会对下一行移位寄存器单元进行预充电，以保证下一行移位寄存器单元在下一个时钟周期内实现输出。在现有技术中，如图3所示，移位寄存器单元以最简单的4T1C结构为例，当进行如图1所示的H-Blank时序扫描时，由于N/2+1行移位寄存器单兀为第二个1/2显不扫描的最开始的一行，但其上拉控制PU节点在第N/2行输出时已经被充电为高电平，由于N/2和N/2+1行输出之间相隔了较长的扫描时间，因此PU点电位会通过相连的TFT漏电，从而严重影响N/2+1行移位寄存器单元的预充电，使得在N/2+1行移位寄存器单元输出时电压降低，从而导致该行像素充电率不足，出现暗线或者亮线不良。
技术实现思路
本技术的实施例提供一种移位寄存器单元、栅极驱动电路及显示装置，可以避免行像素充电率不足，改善暗线或者亮线不良。为达到上述目的，本技术的实施例采用如下技术方案:本技术实施例的一方面，提供一种移位寄存器单元，包括:输入复位模块、上拉模块、控制模块以及下拉模块；所述输入复位模块，连接第一信号输入端、第二信号输入端、第一电压端、第二电压端以及上拉控制节点，用于根据所述第一信号输入端和所述第二信号输入端输入的信号控制所述上拉控制节点的电平，所述上拉控制节点为所述输入复位模块与所述上拉模块的连接点；其中，在进行触控扫描时所述第二信号输入端输入高电平，以保持所述上拉控制节点的电平；所述上拉模块，连接第一时钟信号输入端、所述上拉控制节点以及信号输出端，用于根据所述上拉控制节点和所述第一时钟信号输入端输入的时钟信号将所述信号输出端输出的信号上拉为高电平；所述控制模块，连接第二时钟信号输入端、第三电压端、所述上拉控制节点以及下拉控制节点，用于根据所述第二时钟信号输入端输入的时钟信号以及所述上拉控制节点的电平控制所述下拉控制节点的电平；所述下拉模块，连接所述上拉控制节点、所述下拉控制节点、所述第三电压端、第四电压端以及所述信号输出端，用于将所述信号输出端输出的信号下拉为低电平。具体的，所述输入复位模块包括:第一晶体管，其第一极连接所述上拉控制节点，其栅极均连接所述第一信号输入端，其第二极连接所述第一电压端；第二晶体管，其第一极连接所述第二电压端，其栅极连接所述第二信号输入端，其第二极连接所述上拉控制节点。其中，所述第一电压端输入的信号为所述第一信号输入端输入的信号。进一步地,所述上拉模块包括:第三晶体管，其第一极连接所述信号输出端，其栅极连接所述上拉控制节点，其第二极连接所述第一时钟信号输入端；电容，所述电容并联于所述第三晶体管的栅极和所述第三晶体管的第一极之间。所述控制模块包括:第四晶体管，其栅极和第二极均连接所述第二时钟信号输入端；第五晶体管，其栅极连接所述第四晶体管的第一极，其第二极连接所述第二时钟信号输入端；第六晶体管，其第一极连接所述第三电压端，其栅极连接所述上拉控制节点，其第二极连接所述第四晶体管的第一极；第七晶体管，其第一极连接所述第三电压端，其栅极连接所述上拉控制节点，其第二极连接所述下拉控制节点。进一步地，当所述第一电压端输入的信号为所述第一信号输入端输入的信号时，所述下拉模块包括:第八晶体管，其第一极连接所述第四电压端，其栅极连接所述下拉控制节点，其第二极连接所述上拉控制节点，所述第四电压端与所述第二电压端输入电压相同；第九晶体管，其第一极连接所述第三电压端，其栅极连接所述下拉控制节点，其第二极连接所述信号输出端。所述下拉模块包括:第八晶体管，其第一极连接所述第四电压端，其栅极连接所述下拉控制节点，其第二极连接所述上拉控制节点；第九晶体管，其第一极连接所述第三电压端，其栅极连接所述下拉控制节点，其第二极连接所述信号输出端。另一方面，本技术实施例还提供一种栅极驱动电路，包括多个相互级联的如上所述的本文档来自技高网...

【技术保护点】
一种移位寄存器单元，其特征在于，包括：输入复位模块、上拉模块、控制模块以及下拉模块；所述输入复位模块，连接第一信号输入端、第二信号输入端、第一电压端、第二电压端以及上拉控制节点，用于根据所述第一信号输入端和所述第二信号输入端输入的信号控制所述上拉控制节点的电平，所述上拉控制节点为所述输入复位模块与所述上拉模块的连接点；其中，在进行触控扫描时所述第二信号输入端输入高电平，以保持所述上拉控制节点的电平；所述上拉模块，连接第一时钟信号输入端、所述上拉控制节点以及信号输出端，用于根据所述上拉控制节点和所述第一时钟信号输入端输入的时钟信号将所述信号输出端输出的信号上拉为高电平；所述控制模块，连接第二时钟信号输入端、第三电压端、所述上拉控制节点以及下拉控制节点，用于根据所述第二时钟信号输入端输入的时钟信号以及所述上拉控制节点的电平控制所述下拉控制节点的电平；所述下拉模块，连接所述上拉控制节点、所述下拉控制节点、所述第三电压端、第四电压端以及所述信号输出端，用于将所述信号输出端输出的信号下拉为低电平。

【技术特征摘要】

【专利技术属性】
技术研发人员：张元波，赵家阳，韩承佑，姚星，金海峰，
申请(专利权)人：京东方科技集团股份有限公司，
类型：新型
国别省市：北京;11