用于改进的沉积选择性的保护层制造技术

本发明专利技术涉及改进后段工艺(BEOL)可靠性的方法和装置。在一些实施例中，该方法在半导体衬底上方形成具有一个或多个金属层结构的极低k(ELK)介电层。在ELK介电层上方在一个或多个金属层结构之间的位置形成第一保护层。然后在一个或多个金属层结构上方在通过第一保护层与ELK介电层分离开的位置沉积第二保护层。第一保护层具有限制第二保护层和ELK介电层之间的相互作用的高选择性，从而降低原子从第二保护层至ELK介电层的扩散并且改进ELK介电层的电介质击穿。公开了用于改进的沉积选择性的保护层。

【技术实现步骤摘要】
【专利摘要】本专利技术涉及改进后段工艺(BEOL)可靠性的方法和装置。在一些实施例中，该方法在半导体衬底上方形成具有一个或多个金属层结构的极低k(ELK)介电层。在ELK介电层上方在一个或多个金属层结构之间的位置形成第一保护层。然后在一个或多个金属层结构上方在通过第一保护层与ELK介电层分离开的位置沉积第二保护层。第一保护层具有限制第二保护层和ELK介电层之间的相互作用的高选择性，从而降低原子从第二保护层至ELK介电层的扩散并且改进ELK介电层的电介质击穿。公开了用于改进的沉积选择性的保护层。【专利说明】用于改进的沉积选择性的保护层
本专利技术涉及集成芯片的制造，具体而言，涉及改进后段工艺(BEOL)可靠性的方法和装置。
技术介绍
集成芯片的制造可以宽泛地分成两个主要部分，前段工艺(FEOL)制造和后段工艺(BEOL)制造。FEOL制造包括半导体衬底内的器件(例如晶体管、电容器、电阻器等)的形成。BEOL制造包括包含在设置于半导体衬底上方的一个或多个绝缘介电层内的一个或多个金属互连层的形成。BEOL的金属互连层将FEOL的个体器件电连接至集成芯片的外部针脚。
技术实现思路
为本文档来自技高网...

【技术保护点】
一种集成芯片的后段工艺(BEOL)层，包括：在半导体衬底上方设置的低k介电层；在所述低k介电层内设置的一个或多个金属层结构；位于所述低k介电层上方且在所述一个或多个金属层结构之间的位置的第一保护层，其中，所述第一保护层位于沿着具有在所述第一保护层之间穿插设置的所述一个或多个金属层结构的平坦界面；以及位于所述一个或多个金属层结构上方的第二保护层。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：王超群，宋述仁，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71