本发明专利技术公开了一种横向功率MOS高压器件，包括P型衬底、设置在P型衬底上的N型有源层、设置在N型有源层上的场氧化硅层和位于MOS器件顶端两侧的源电极区、漏电极区，其特征在于：所述P型衬底包括第1层P型硅层至第n层P型硅层，所述n层P型硅层与(n-1)层P型硅层之间设置有若干不连续的N+区，所述N+区与P硅层底形成NP结；其中，n大于等于2。本发明专利技术以优化漂移区横向电场达到提高器件耐压的目的，通过在多层P型衬底界面注入不连续的N+区，使得衬底电势钉扎，一方面在衬底中引入新的电场峰值，降低漏端下方主结电场达到辅助衬底耗尽的目的，使得漂移区与衬底形成的NP结的纵向电场值降低从而在保证器件不击穿的条件下优化器件横向电场的目的。
【技术实现步骤摘要】
—种横向功率MOS高压器件
本专利技术涉及一种半导体功率器件，特别涉及一种横向功率MOS高压器件。
技术介绍
横向功率LDMOS(Lateral Double-diffused Metal-Oxide-Semiconductor 即横向双扩散金属-氧化物-半导体)器件广泛应用于功率集成领域，而如何提高器件的击穿电压是人们长期关注的焦点问题之一，并由此提出众多缓解该矛盾的方案。RESURF (ReducedSURface Field,降低表面电场)技术和结终端技术如横向变掺杂技术、表面降场层技术是较为常用的技术。图1为典型的RESURF技术LDMOS器件结构，其中I为第I层P型衬底，4为N型有源层，7为衬底电极,8为漏N+区,9为漏电极，10为源P+区，11为源N+区，12多晶硅栅，13为栅氧化硅层，14为P-Body区，16为场氧化硅层，17为源电极。关态时，衬底电极和源电极接地，漏电极接高压，该结构当外延层全部耗尽时，外延层耗尽区电场与衬底耗尽区电场相互抵消，降低了表面电场，使击穿点由横向PN结表面转移到体内，达到提高击穿电压和降低比导通电阻的效果。相关内容可见参考文献J.A.Appels andH.M.J.Vaes, High-voltage thin layer devices, IEDM Tech.Dig., 1979, pp.238-241 ；S.Y.Han, H.ff.Kim, and S.K.Chung, Surface field distribution and breakdown voltageof RESURF LDMOSFETs, Microelectronics Journal, 2001，31(8)，pp.685-688。在 RESURF 结构基础上，双RESURF (Double-RESURF)结构被提出，见图2，其中I为第I层P型衬底，4为N型有源层，7为衬底电极，8为漏N+区，9为漏电极，10为源P+区，11为源N+区，12多晶硅栅，13为栅氧化硅层，14为P-Body区，16为场氧化硅层，17为源电极，18为P_top降场层。与单RESURF相比，双RESURF是在漂移区表面加一个Ρ-top降场层，该Ρ-top层辅助耗尽N-漂移区，在满足RESURF条件时使得N漂移区掺杂浓度进一步提高，从而获得更小的导通电阻，同时降场层的存在可优化器件横向电场，获得高的击穿电压。相关内容可见参考文献=SouzaΜ.M.D., Narayanan E.M.S., Double RESURF technology for HVICj Electronics Letters,1996，Vol.32，N0.12，pp.1092-1093 ；Hardikar S.，Souza M.M.D.，Xu Y.Z.，et al.，A noveldouble RESURF LDMOS for HVIC’ s，Microelectronics Journal, 2004，Vol.35，N0.3，pp.305-310。基于横向变掺杂技术的LDMOS结构见图3，I为第I层P型衬底，7为衬底电极，8为漏N+区,9为漏电极，10为源P+区，11为源N+区，12多晶娃栅，13为栅氧化娃层，14为P-Body区，16为场氧化硅层，17为源电极，19为横向变掺杂的N型有源层。其概念N型有源层由源自漏逐渐增厚，在反向偏置电压可获得均匀的横向电场分布，获得高的击穿电压。详见文献 Hardikar, S., Tadikonda, R., Green, D.ff., Vershinin, K.V., and Narayanan, E.M.S..Realizing high-voltage junction isolated LDMOS transistors with variationin lateral doping, IEEE Trans.Electron Devices，2004，51，(12)，pp.2223 - 2228。目前典型的常规LDMOS器件在阻断状态时，衬底电势过于集中，从而影响器件击穿电压的进一步提高，如何通过新器件结构的设计以获得高的击穿电压仍然是LDMOS领域内世界范围内的研究热点。
技术实现思路
有鉴于此，为了进一步获得具有高击穿电压的功率MOS器件，缓解该类器件的高耐压瓶颈问题，本专利技术提出一种新型的功率MOS器件结构，较常规器件结构大大提高击穿电压。本专利技术的目的是通过这样的技术方案实现的，一种横向功率MOS高压器件，包括P型衬底、设置在P型衬底上的N型有源层、设置在N型有源层上的场氧化硅层和位于MOS器件顶端两侧的源电极区、漏电极区，所述P型衬底包括第I层P型硅层至第η层P型硅层，所述η层P型硅层与(η-1)层P型硅层之间设置有若干不连续的N+区，所述N+区与P硅层底形成NP结；其中，η大于等于2。进一步，所述N型有源层与第η层P型硅层之间设置有P型区，所述N型有源层和第η层P型硅层部分接触于P型区。进一步，所述源电极区包括设置在场氧化硅层16中的源电极17、设置在N型有源层中的且与源电极下表面接触的源P+区10和源N+区11，所述源P+区和源N+区从左往右依次排列；所述漏电极区包括设置在场氧化硅层中的漏电极和设置在N型有源层中的且与漏电极下表面接触的漏N+区；所述场氧化硅层内还设置有多晶硅栅12，所述多晶硅栅设置在源电极与漏电极之间且多晶硅栅的下表面与N型有源层分离；所述N型有源层中还设置有P-Body区,所述P-Body区同时与源P+区、源N+区、场氧化娃层接触,所述P-Body区的下表面与P型区接触。进一步，所述若干不连续的N+区之间的距离相等，每个N+区的宽度相等。进一步，所述η层P型硅层的厚度相等，其掺杂浓度相同。进一步，所述N型有源层为S1、SiC、GaN半导体材料中的一种或多种。由于采用了上述技术方案，本专利技术具有如下的优点:本专利技术在常规的基于RESURF器件基础上，以优化漂移区横向电场达到提高器件耐压的目的，通过在多层P型衬底界面注入不连续的N+区，使得衬底电势钉扎，引入不连续N+区一方面在衬底中引入新的电场峰值，降低漏端下方主结电场达到辅助衬底耗尽的目的，另一方面使得漂移区与衬底形成的NP结的纵向电场值降低从而在保证器件不击穿的条件下优化器件横向电场的目的。这两种效果同时达到增加器件耐压的效果。【附图说明】为了使本专利技术的目的、技术方案和优点更加清楚，下面将结合附图对本专利技术作进一步的详细描述，其中:图1为常规单RESURF LDMOS器件结构示意图；图2为具有P型降场层的双RESURF LDMOS器件结构示意图；图3为横向变掺杂LDMOS器件结构示意图；图4为本专利技术提出的一种横向功率MOS器件结构；图5为本专利技术提出的一种横向功率MOS器件当P型衬底层数为2时的结构示意图；图6为本专利技术提出的一种横向功率MOS器件击穿时的等势线分布图；图7为与本专利技术尺寸相同的常规器件结构击穿进的等势线分布图；图8为η等于3时本专利技术所提出的新器件击穿时的等势线分布图；其中，I为第I层P型硅层；3为第η层P型硅层；4为N型有源层；5为第I层不连续的N+区；6为第(η-1)层不连续的N+区本文档来自技高网...
【技术保护点】
一种横向功率MOS高压器件，包括P型衬底、设置在P型衬底上的N型有源层、设置在N型有源层上的场氧化硅层和位于MOS器件顶端两侧的源电极区、漏电极区，其特征在于：所述P型衬底包括第1层P型硅层至第n层P型硅层，所述n层P型硅层与(n‑1)层P型硅层之间设置有若干不连续的N+区，所述N+区与P硅层底形成NP结；其中，n大于等于2。
【技术特征摘要】
1.一种横向功率MOS高压器件，包括P型衬底、设置在P型衬底上的N型有源层、设置在N型有源层上的场氧化硅层和位于MOS器件顶端两侧的源电极区、漏电极区，其特征在于:所述P型衬底包括第I层P型硅层至第η层P型硅层，所述η层P型硅层与(η_1)层P型硅层之间设置有若干不连续的N+区，所述N+区与P硅层底形成NP结；其中，η大于等于2。2.根据权利要求1所述横向功率MOS高压器件，其特征在于:所述N型有源层与第η层P型硅层之间设置有P型区，所述N型有源层和第η层P型硅层部分接触于P型区。3.根据权利要求2所述的横向功率MOS高压器件，其特征在于:所述源电极区包括设置在场氧化硅层(16)中的源电极(17)、设置在N型有源层中的且与源电极下表面接触的源P+区(10)和源N+区(11)，所述源P+区和源N+区从左...
【专利技术属性】
技术研发人员：胡盛东，金晶晶，陈银晖，朱志，武星河，
申请(专利权)人：重庆大学，
类型：发明
国别省市：重庆;85
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。