计算机的管理制造技术

本技术的实施例提供用于受管理的计算机系统的系统和方法。系统可以包括主机处理器。所述系统还可以包括管理子系统，所述管理子系统包括主处理器。所述主处理器执行计算机的系统管理操作。所述系统还可以包括自主管理处理器，其被分配成在当主处理器不可用时的时间间隔期间执行低级别功能。

【技术实现步骤摘要】
【国外来华专利技术】【专利摘要】本技术的实施例提供用于受管理的计算机系统的系统和方法。系统可以包括主机处理器。所述系统还可以包括管理子系统，所述管理子系统包括主处理器。所述主处理器执行计算机的系统管理操作。所述系统还可以包括自主管理处理器，其被分配成在当主处理器不可用时的时间间隔期间执行低级别功能。【专利说明】计算机的管理
技术介绍
硬件管理子系统通常使用在多任务嵌入式操作系统(OS)旁(alongside)的单个主处理单元来处理较大的主机计算机系统的管理功能。通常，硬件管理子系统执行关键功能以便维持用于主机计算机系统的稳定操作环境。因此，如果硬件管理子系统出于任何原因不可用，则主机计算机可能失去某些关键功能或遭受到受损的性能，诸如易受挂起或崩溃的影响。【专利附图】【附图说明】在下述详细描述中并参考附图描述了某些示例性实施例，其中: 图1A是根据本技术的实施例的受管理的计算机系统的框图； 图1B是根据本技术的实施例的受管理的计算机系统的框图的继续； 图2A是示出根据本技术的实施例的提供受管理的计算机系统的方法的过程流程图；图2B是示出根据本技术的实施例的执行低级别功能的方法的过程流程图；以及图3是示出根据本技术的实施例的存储用于提供受管理的计算机系统的代码的非暂时性计算机可读介质的框图。【具体实施方式】嵌入式系统可以被设计成执行诸如硬件管理之类的特定功能。硬件管理子系统可以充当较大主机计算机系统的子系统，并且不一定是独立的系统。此外，许多嵌入式系统包括其自己的可执行代码，所述可执行代码可以被称为嵌入式OS或固件。嵌入式系统可以或可以不具有用户接口。另外，嵌入式系统可以包括其自己的硬件。通常使用单个大型管理CPU来设计基板管理控制器(baseboard managementcontroller, BMC)和其它管理子系统。BMC和其它管理子系统还可以包含较小的自主处理单元。被设计成提供全局子系统控制或直接用户交互的管理架构的处理元件可以在本文被称为主处理单元(PPU)。被设计成辅助PI3U的管理架构的处理元件可以被称为自主处理单元(APU)。PI3U可以规定APU，并且APU可以包括独立的存储器、存储资源和通信链路。APU还可以与PTO共享资源。然而，在许多情况下，APU将具有相对于PPU的减少的专用资源。例如，APU相对于PI3U可能具有较低速度连接、较少直接耦合的存储器、或者降低的处理能力。APU可以被用于广泛的情形中以减轻或备份PPU的操作。例如，APU可以由PPU规定以控制可以被构建在系统板中的一些管理特征，诸如诊断、配置和硬件管理。APU能够在没有来自子系统PPU的输入的情况下控制这些管理特征。类似地，APU可以被分派与输入/输出(I/O)设备直接进行通信的任务，从而减轻PTO涉及I/O传递的处理功能。通过使用PPU和APU，主机计算机的处理器(主机处理器)可以依靠管理类型处理器来提供引导(boot)和操作服务。因此，硬件管理架构的可靠性和稳定性可以有助于实现用于主机处理器的可靠且稳定的计算平台。在实施例中，本技术能够包括主机处理器和具有主处理器(诸如PPU)和自主管理处理器(诸如APU) 二者的管理子系统。在实施例中，主处理器能够执行计算机的系统管理操作，而自主处理器在当主处理器不可用时的时间间隔期间执行低级别功能。此外，在实施例中，自主处理器可以被分配低级别功能，而主处理器保持可用并执行其它功能。本技术的实施例在确保用于主机服务器的稳定环境中能够是有用的。因此，在实施例中，可以防止崩溃的硬件管理子系统破坏主机服务器平台。此外，可以在不危害主机服务器操作的情况下执行硬件管理子系统固件升级。图1A是根据本技术的实施例的受管理的计算机系统100的框图。图1B是根据本技术的实施例的受管理的计算机系统100的框图的继续。所述系统包括主机服务器102并可以被称为主机102。主机102可以执行各种服务，诸如支持电子商务、游戏、电子邮件服务、云计算或数据中心计算服务。管理设备104可以连接到主机102或嵌入主机102内。主机102可以包括一个或多个CPU 106，诸如CPU 106A和CPU 106B。为了易于描述，仅显示两个CPU，但可以使用任何数量的CPU。另外，CPU 106A和CPU 106B可以包括一个或多个处理核。CPU可以通过点对点链路(诸如，链路108)连接。链路108可以提供CPU106A和106B的处理核之间的通信，允许附接到一个核的资源对于其它核可用。CPU 106A可以具有存储器110A，并且CPU 106B可以具有存储器110B。CPU 106A和106B可以提供被用于连接附加的外围或芯片组(chipset)部件的多个下游点对点通信链路。CPU 106A可以通过特殊适配的外围部件互连(PCI)高速链路109连接到输入/输出(I/O)控制器或南桥114。南桥114可以支持各种连接，包括低引脚数(LPC)总线116、附加的PC1-E总线链路、诸如通用串行总线(USB)之类的外围连接等。南桥114还可以提供多种芯片组功能，诸如传统中断控制、系统定时器、实时时钟、传统直接存储器访问(DMA)控制以及系统重置和功率管理控制。CPU 106A可以通过存储控制器118连接到存储互连119。存储控制器118可以是诸如独立磁盘冗余阵列(RAID)控制器之类的智能存储控制器，或者可以是基于简单命令的控制器，诸如标准AT附接(ATA)或高级主机控制器接口(AHCI)控制器。存储互连可以是并行ATA(PATA)、串行ATA(SATA)、小型计算机系统接口(SCSI)、串行附接的SCSI (SAS)或能够将诸如硬盘或其它非易失性存储器设备之类的存储设备附接到存储控制器118的任何其它互连。CPU 106A还可以通过网络接口卡(NIC)120连接到生产网络121。包含在CPU 106和南桥114 二者中的附加PC1-E链路可以连接到一个或多个PC1-E扩展槽112。这些PC1-E扩展槽112的数量和宽度是由系统设计者基于CPU 106、南桥114中的可用链路和主机102的系统需求而确定的。一个或多个USB主机控制器实例122可以驻留在南桥114中，出于提供一个或多个USB外围接口 124的目的。这些USB外围接口 124可以被用于将内部和外部USB设备二者操作地耦合到主机102。尽管未示出，南桥114、存储控制器118、PC1-E扩展槽112和NIC 120可以通过使用链路108与驻留在CPU 106和南桥114中的PC1-E桥接元件相结合而操作地耦合到CPU 106A和106B。可替换地，NIC 120可以附接到由南桥114所桥接的PCI高速链路126。在此类实施例中，NIC 120通过使用PCI高速链路126而在自南桥114的下游。管理设备104可以被用于监控、识别和校正任何硬件问题以便提供用于主机102的稳定操作环境。管理设备104还可以呈现支持被连接到主机102的外围设备，出于使主机102的功能性完整或增加主机102的功能性的目的。管理设备104包括PC1-E端点128和LPC从机(slave)130以将管理设备104操作地耦合到主机102。LPC从机130将管理设备104内通过内部总线132的某本文档来自技高网...

【技术保护点】
一种受管理的计算机系统，包括：主机处理器；管理子系统，其包括主处理器，所述主处理器执行计算机的系统管理操作；以及自主管理处理器，其被分配成在当主处理器不可用时的时间间隔期间执行低级别功能。

【技术特征摘要】
【国外来华专利技术】

【专利技术属性】
技术研发人员：TF埃默森，DA戴克斯，RL努南，DF海因里希，
申请(专利权)人：惠普发展公司，有限责任合伙企业，
类型：发明
国别省市：美国;US