推测性周期性同步器制造技术

本发明专利技术提供用于推测性周期性同步的方法和系统。接收表示至少一个循环之前所测量的、第二时钟信号相对于第一时钟信号的所测量相位的相位值。还接收表示至少一个循环之前所测量的、第二时钟信号相对于第一时钟信号的周期的周期值。基于相位值和周期值确定经降低的时序裕度。基于经降低的时序裕度生成经推测性同步的输出信号。

【技术实现步骤摘要】
【专利摘要】本专利技术提供用于推测性周期性同步的方法和系统。接收表示至少一个循环之前所测量的、第二时钟信号相对于第一时钟信号的所测量相位的相位值。还接收表示至少一个循环之前所测量的、第二时钟信号相对于第一时钟信号的周期的周期值。基于相位值和周期值确定经降低的时序裕度。基于经降低的时序裕度生成经推测性同步的输出信号。【专利说明】推测性周期性同步器
本专利技术涉及电路，并且更具体地，涉及同步电路。
技术介绍
许多数字系统具有多个时钟域。因此，当信号从一个时钟域移动到另一个时钟域时,其必须被同步以避免亚稳定性和同步故障。如果两个时钟具有固定的频率,那么两个时钟之间的相位关系是周期性的，以两个时钟的拍频。通过利用该周期性的相位关系，周期性的同步器能够比不得不处置跨时钟中的至少一个以可变频率进行操作的时钟域的同步器更简单、具有更低时延和更低的故障概率。当时钟中的至少一个以可变频率进行操作时，同步器的设计更复杂。典型地，使用异步的先入先出(FIFO)利用周期性的时钟来使在时钟域之间传递的信号同步。对于FIFO存储器引发大量面积开销。因为必须通过多个触发器使FIFO的经格雷编码的输入和输出指针同步以跨时钟域可靠地传送信号，所以FIFO还添加数个循环的延迟。因此存在对于解决与现有技术相关联的这些和/或其他问题的需求。
技术实现思路
提供用于推测性(speculative)周期性同步的方法和系统。接收表示至少一个循环之前所测量的、第二时钟信号相对于第一时钟信号的所测量相位的相位值。还接收表示至少一个循环之前所测量的、第二时钟信号相对于第一时钟信号的周期的周期值。基于相位值和周期值确定经降低的时序裕度。基于经降低的时序裕度生成经推测性同步的输出信号。【专利附图】【附图说明】图1A示出根据一个实施例的、用于在时钟信号采样序列内定位边沿指示的方法的流程图。图1B示出根据一个实施例的、用于使用边沿指示来检测相位的方法的流程图。图2A示出根据一个实施例的高分辨率相位检测器。图2B示出根据一个实施例的、图2A的时钟延迟单元。图2C示出根据一个实施例的、图2A的时钟采样单元。图2D示出根据一个实施例的、图2A的边沿检测单元。图2E示出根据一个实施例的、图2A的相位单元。图2F示出根据一个实施例的、图2A的周期单元。图3A示出根据一个实施例的、两个时钟信号的波形。图3B示出根据一个实施例的、两个时钟信号的其他波形。图4示出根据一个实施例的、用于确定相位和周期的方法的流程图。图5A示出根据一个实施例的另一高分辨率相位检测器。图5B示出根据一个实施例的、图5A的开环时钟延迟单元。图5C示出根据一个实施例的、图5A的时钟采样单元。图示出根据一个实施例的、图5A的周期计算单元。图5E示出根据一个实施例的、图5A的相位单元。图5F示出根据一个实施例的、图5A的周期单元。图5G示出根据一个实施例的、用于确定相位和周期的方法的另一流程图。图6A示出其中可实现各先前实施例的各种架构和/或功能性的示例性集成电路。图6B示出根据一个实施例的、用于使信号同步的方法的流程图。图6C示出根据一个实施例的、两个时钟信号的波形。图6D示出根据一个实施例的、两个时钟信号的其他波形。图7A示出根据一个实施例的容变(variation-tolerant)周期性同步器。图7B示出根据一个实施例的、图7A的寄存信号单元。图7C示出根据一个实施例的、用于使信号同步的方法的另一个流程图。图8A示出根据一个实施例的、两个时钟信号的波形和一系列所推断相位区间。图SB示出根据一个实施例的、用于推测性地使信号同步的方法的流程图。图SC示出根据一个实施例的、两个时钟信号的波形和推测性的一系列所推断相位区间。图8D示出根据一个实施例的推测性周期性同步器。图SE示出根据一个实施例的、用于推测性地使信号同步的方法的另一个流程图。图9A示出根据一个实施例的另一个推测性周期性同步器。图9B示出根据一个实施例的、用于推测性地使信号同步的方法的另一个流程图。图9C示出根据一个实施例的另一个推测性周期性同步器。图9D示出根据一个实施例的、用于推测性地使信号同步的方法的另一个流程图。图10示出在其中可以实现各先前实施例的各种架构和/或功能性的示例性系统。【具体实施方式】智能手机、平板电脑、膝上型电脑和其他移动设备中使用的处理器有时降低提供给一个或多个集成电路设备的供电电压以降低功耗并延长电池再充电之间的时间。集成电路设备还可基于不同操作模式使到设备内的不同电路的电源电压电平发生变化。电源电压还可以由于由部件所激起的供电电流的瞬变而改变。随着电源电压电平的降低，取决于特定电源电压电平的任何时钟信号可以以较低频率进行操作。当电源电压电平增加时，时钟信号的频率也增加。因为时钟频率可根据电源电压电平而变化，所以无法依靠于依赖不同时钟域之间的固定关系的常规同步技术用于在其中时钟中的至少一个具有可变频率的时钟域之间传送信号。虽然时钟频率可响应于变化的电源电压电平而变化，但是本文所描述的技术也可应用到时钟频率出于其他原因而变化的情形。例如，时钟频率可随着温度变化而变化或作为编程的结果而变化。关于本描述，第一时钟域是信号可从其中所采样的任何类型的系统的时钟域。例如，第一时钟域可以是中央处理单元(CPU)、图形处理单元(GPU)、存储器控制器和/或具有时钟域的任何其他系统的时钟域。第一时钟域可包括具有特定频率或可以变化的频率的第一时钟信号。第二时钟域可包括具有特定频率或可以变化的频率的第二时钟信号。从第二域传送到第一域的信号被同步到第一时钟域。低时延同步器可被设计为使用两个时钟域之间的相对相位，而不是使用使用异步的先入先出缓冲区(FIFO)在时钟域之间传递信号的常规同步器。假定第一时钟信号在接收时钟域中并且第二时钟信号在传送时钟域中，相对相位用来确定传送时钟域中的信号何时可在接收时钟域中被采样。本文所进一步描述的高分辨率相位检测器可配置为当一方或双方时钟信号具有变化的频率时跟踪频率瞬变并生成两个时钟域之间的相对相位和周期。高分辨率相位检测器使用是本地的或接收的时钟(clkr)的第一时钟信号并从传送时钟域(clkt)接受第二时钟信号。高分辨率相位检测器输出将相位值(Phase)和周期值(Period)编码的两个信号。phase值以clkr单位区间(UI)表示从clkt上的最后的跃迁到clkr上的最后的跃迁的时间。period值以clkr UI表示在clkt上的最后两次跃迁之间的时间。图1A示出根据一个实施例的、用于在时钟信号采样序列内定位边沿指示的方法100的流程图。在步骤105，生成第一时钟信号的经延迟版本的集合。第一时钟信号的每个经延迟版本是第一时钟信号的不同相位。在步骤110，使用第一时钟信号的经延迟版本的集合对第二时钟信号进行采样以在第一时钟域中产生采样序列。随后，在步骤115，在采样序列内，至少一个边沿指示被定位。边沿指示是采样序列中的采样的上升或下降的跃迁。至少一个边沿指示可用来计算相位和周期值。图1B示出根据一个实施例的、用于使用边沿指示来检测相位的方法130的流程图。完成步骤105、110和115以提供至少一个边沿指示。在步骤120，处理最新的边沿指示以计算表示第二时钟信号相对于第一时钟信号的相本文档来自技高网...

【技术保护点】
一种方法，包括：接收表示至少一个循环之前所测量的、第二时钟信号相对于第一时钟信号的相位的相位值；接收表示至少一个循环之前所测量的、所述第二时钟信号相对于所述第一时钟信号的周期的周期值；基于所述相位值和所述周期值确定经降低的时序裕度；以及基于所述经降低的时序裕度生成经推测性同步的输出信号。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：威廉·J·达利，斯蒂芬·G·特尔，
申请(专利权)人：辉达公司，
类型：发明
国别省市：美国;US