本发明专利技术公开了基于Zynq-7000的图像监控系统，包括安森美图像传感器，采集图像视频信息并将信息通过FMC子板上传给Zedboard开发板，Zedboard开发板的HDMI_IN接口从FMC子板上获取图像数据，通过VTC模块检测视频数据的行场信号，并根据行场信号判断图像的分辨率，通过TPG模块将图像传输给DVI2AXI模块，DVI2AXI模块将TPG模块输出的图像转换为满足AXI_Stream接口协议的数据格式，并通过AXI_Stream接口协议传输至CRESMAPLE模块，完成YUV数据格式的转换，接着将YUV数据由YUV2RGB模块转换成RGB数据格式，再通过Video DMA IP核将图像数据传送至存储器中供滤波处理，利用M-JPEG对图像进行压缩编码后，再经过Web服务器发送至浏览器。本发明专利技术具有内部数据总线速度快，高性能的处理器用于清晰图像处理，高性能的Web服务器，处理和响应速度快等优点。
【技术实现步骤摘要】
基于Zynq-7000的图像监控系统
本专利技术涉及一种基于Zynq-7000的图像监控系统。
技术介绍
图像视频监控作为安防系统的一个重要元素，目前已经广泛应用于国防、工业、交通、能源、信息技术以及日常生活等领域，并发挥着极其重要的作用。尤其是日常生活中，个人可以搭建属于自己的图像监控系统。随着相关技术的发展与推广，前端一体化、视频数据数字化、监控网络化、系统集成化已经成为视频监控系统公认的发展方向。目前，视频监控系统主要采用基于PC机加上视频采集卡的方案，此方案网络功能强大，但由于PC无法适合长期连续工作，因此存在系统稳定性低的缺点，这会降低整个监控系统的性能。鉴于这种弊端，另外是使用基本的嵌入式Web服务器的视频图像采集方案。与传统的视频监控系统相比，嵌入式网络视频监控以体积小、成本低、稳定性高、适用于多重复杂工作环境等优点，具有良好的应用与发展前景，已经成为当前视频监控系统的主流。基于嵌入式Web服务器的网络监控原理：在DPS或ARM等高性能Soc平台上，将摄像头等传感器采集的图像或视频编码压缩，通过内部总线传送到内置的Web服务器。用户可以直接使用浏览器，获取Web服务器上的图像信息，还可以对摄像头等传感器进行控制。市场上这种内置Web服务器的嵌入式网络摄像头产品有很多，其能够将采集的数据传到内置的Web服务器中供用户查看。但是这些产品大都性能不强，无法处理高清晰的视频和图像，Web服务器也不能同时处理多个接入的请求，并且处理速度比较慢，实时性不强。因此本专利技术提出基于Zynq-7000实现的图像视频监控方案。Zynq-7000是基于Xilinx全可编程的可扩展处理平台结构，该结构在单芯片内集成了具有丰富特点的双核ARMCortex-A9多核处理器的处理系统（ProcessingSystem，PS）和Xilinx可编程逻辑（ProgrammableLogic，PL）。双核ARMCortex-A9多核CPU是PS的“心脏”，它包含片上存储器、外部存储器接口和一套丰富的I/O外设。Zynq-7000中的PL采用了Xilinx7系列的FPGA技术，用于扩展功能，以满足特定的功能需求。Zynq-7000作为首款将高性能ARMCortexA系列处理器与高性能FPGA在单芯片内紧密结合的产品，与其他独立ARMCortex-A9与XilinxFPGA在单板上相比，其可具有如下优点：设计成本降低；设计整体功耗降低；设计体积减少；设计风险降低；设计更灵活。为了实现这些优点，Xilinx在设计Zynq-7000时不仅要将不同工艺特征的处理器和FPGA融合在一个芯片上并保证其良品率，更要设计高效的片内高性能处理器与FPGA之间互联通路。该互联通路通过AXI总线来实现，AXI是一种总线协议，该协议是ARM公司提出的AMBA协议中最重要的部分，是一种面向高性能、高带宽、低延迟的片内总线，满足超高性能和复杂的片上系统的设计需求。AXI是保证片内和片上互联高速通信的基础。Zynq-7000的内部设备都有AXI接口，通过AXI总线协议，内部设备可以进行高速低延迟的通信，即ARM和FPGA可以保证高速的数据传输。
技术实现思路
本专利技术的目的就是为了解决上述问题，提供一种基于Zynq-7000的图像监控系统，它具有内部数据总线速度快，高性能的处理器用于清晰图像处理，高性能的Web服务器，处理和响应速度快等优点。为了实现上述目的，本专利技术采用如下技术方案：基于Zynq-7000的图像监控系统，包括安森美图像传感器，所述安森美图像传感器采集图像视频信息并将信息通过FMC子板上传给基于Zynq-7000的Zedboard开发板，所述Zedboard开发板上集成双核ARMCortex-A9处理器的处理系统ProcessingSystem和Xilinx可编程逻辑ProgrammableLogic；所述Zedboard开发板的HDMI_IN接口从FMC子板上获取图像数据，通过VTC模块检测视频数据的行场信号，并根据行场信号判断图像的分辨率，通过TPG模块将图像传输给DVI2AXI模块，所述DVI2AXI模块将TPG模块输出的图像转换为满足AXI_Stream接口协议的数据格式，并通过AXI_Stream接口协议传输至CRESMAPLE模块，完成YUV数据格式的转换，接着将YUV数据由YUV2RGB模块转换成RGB数据格式，当完成数据转换后，再通过VideoDMAIP核将图像数据传送至存储器中供滤波处理，滤波处理完成后的图像或者不需要滤波的图像，通过LogicCVCIP核输出至HDMI/DVI接口芯片完成显示，利用M-JPEG对图像进行压缩编码后，再经过Web服务器发送至浏览器。所述通过TPG模块将图像传输给DVI2AXI模块，如果有外部图像输入，则将外部图像采集后输出至DVI2AXI模块；如果没有外部图像输入，则自行产生1080P的测试图像输出至DVI2AXI模块。所述滤波处理，如果上层指令为软件滤波，则双核ARMCortex-A9处理器的处理系统ProcessingSystem从内存中读取图像数据完成滤波后在存储回内存中；如果上层指令为硬件滤波，则Xilinx可编程逻辑ProgrammableLogic中的硬件Sobel滤波模块通过AXIInterconnect→AXI_HP从DDR3存储器中获得图像数据，完成滤波处理后，再存储回DDR3存储器中。所述Zedboard开发板上配备了LPCFMC插槽，所述LPCFMC插槽与FMC子板连接，所述LPCFMC插槽与HDMI_IN接口连接。所述双核ARMCortex-A9处理器的处理系统ProcessingSystem与Xilinx可编程逻辑ProgrammableLogic之间的连接接口为三个AXIInterconnect互联矩阵，其中一个AXIInterconnect互联矩阵接到AXI_GP端口，另外两个AXIInterconnect互联矩阵接到AXI_HP接口。所述接到AXI_GP端口的AXIInterconnect互联矩阵会通过AXILite连接到所有硬件外设，作为双核ARMCortex-A9处理器的处理系统ProcessingSystem访问外设寄存器的通道。所述另外两个AXIInterconnect互联矩阵分别是视频输入输出硬件模块，通过AXI_HP访问存储器设备，以及图像硬件Sobel滤波硬件模块，通过AXI_HP访问存储器的连接。所述Web服务器包括认证模块，所述认证模块接收浏览器的连接请求，并与请求处理模块建立连接关系，所述请求处理模块包括处理选择模块，所述处理选择模块接收浏览器的HTTP请求，如果是动态请求就利用CGI动态处理模块进行处理，先调用消息头处理模块的函数处理请求，初始化并填写CGI环境变量，然后执行CGI函数，等待执行结果，最后根据CGI规范解析返回的结果，生成响应信息，填写在相应结构中，返回给处理选择模块，返回给浏览器；如果是静态请求就利用静态页面处理模块进行处理，根据已解析的HTTP请求，首先调用消息头处理模块的函数处理请求，然后查询内存中的静态页面镜像，并生成相应信息，填写在相应结构体重，返回给处理选择模块，返回给浏览器。所述安森美图像传感器用于采集图像和本文档来自技高网...
【技术保护点】
基于Zynq‑7000的图像监控系统，其特征是，包括安森美图像传感器，所述安森美图像传感器采集图像视频信息并将信息通过FMC子板上传给基于Zynq‑7000的Zedboard开发板，所述Zedboard开发板上集成双核ARM Cortex‑A9处理器的处理系统Processing System和Xilinx可编程逻辑Programmable Logic；所述Zedboard开发板的HDMI_IN接口从FMC子板上获取图像数据，通过VTC模块检测视频数据的行场信号，并根据行场信号判断图像的分辨率，通过TPG模块将图像传输给DVI2AXI模块，所述DVI2AXI模块将TPG模块输出的图像转换为满足AXI_Stream接口协议的数据格式，并通过AXI_Stream接口协议传输至CRESMAPLE模块，完成YUV数据格式的转换，接着将YUV数据由YUV2RGB模块转换成RGB数据格式，当完成数据转换后，再通过Video DMA IP核将图像数据传送至存储器中供滤波处理，滤波处理完成后的图像或者不需要滤波的图像，通过LogicCVC IP核输出至HDMI/DVI接口芯片完成显示，利用M‑JPEG对图像进行压缩编码后，再经过Web服务器发送至浏览器。...
【技术特征摘要】
1.基于Zynq-7000的图像监控系统，其特征是，包括安森美图像传感器，所述安森美图像传感器采集图像视频信息并将信息通过FMC子板上传给基于Zynq-7000的Zedboard开发板，所述Zedboard开发板上集成双核ARMCortex-A9处理器的处理系统ProcessingSystem和Xilinx可编程逻辑ProgrammableLogic；所述Zedboard开发板的HDMI_IN接口从FMC子板上获取图像数据，通过VTC模块检测视频数据的行场信号，并根据行场信号判断图像的分辨率，通过TPG模块将图像传输给DVI2AXI模块，所述DVI2AXI模块将TPG模块输出的图像转换为满足AXI_Stream接口协议的数据格式，并通过AXI_Stream接口协议传输至CRESMAPLE模块，完成YUV数据格式的转换，接着将YUV数据由YUV2RGB模块转换成RGB数据格式，当完成数据转换后，再通过VideoDMAIP核将图像数据传送至存储器中供滤波处理，滤波处理完成后的图像或者不需要滤波的图像，通过LogicCVCIP核输出至HDMI/DVI接口芯片完成显示，利用M-JPEG对图像进行压缩编码后，再经过Web服务器发送至浏览器；所述通过TPG模块将图像传输给DVI2AXI模块，如果有外部图像输入，则将外部图像采集后输出至DVI2AXI模块；如果没有外部图像输入，则自行产生1080P的测试图像输出至DVI2AXI模块；所述Zedboard开发板上配备了LPCFMC插槽，所述LPCFMC插槽与FMC子板连接，所述LPCFMC插槽与HDMI_IN接口连接；所述双核ARMCortex-A9处理器的处理系统ProcessingSystem与Xilinx可编程逻辑ProgrammableLogic之间的连接接口为三个AXIInterconnect互联矩阵，其中一个AXIInterconnect互联矩阵接到AXI_GP端口，另外两个AXIInterconnect互联矩阵...
【专利技术属性】
技术研发人员：贾智平，凌琨，张磊，
申请(专利权)人：山东大学，
类型：发明
国别省市：山东;37
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。