具有正交底层虚拟填充的叠盖目标制造技术

技术编号:10068441 阅读:202 留言:0更新日期:2014-05-23 11:22
本发明专利技术针对于设计及使用具有正交底层虚拟填充的叠盖目标。根据各种实施例,叠盖目标可包含形成至少一个叠盖目标结构的一个或一个以上经分段叠盖图案元素。所述叠盖目标可进一步包含形成至少一个虚拟填充目标结构的一个或一个以上非作用图案元素。所述一个或一个以上非作用图案元素中的每一者可包含沿正交于至少一个接近安置的叠盖图案元素的分段轴的轴而分段的虚拟填充。在一些实施例中,所述目标结构或层中的每一者可由连续安置于例如硅晶片的衬底上的单独工艺层形成。在一些实施例中,所述叠盖及虚拟填充目标结构可为两重或四重旋转对称的以允许特定制造或计量优点。

【技术实现步骤摘要】
【国外来华专利技术】【专利摘要】本专利技术针对于设计及使用具有正交底层虚拟填充的叠盖目标。根据各种实施例,叠盖目标可包含形成至少一个叠盖目标结构的一个或一个以上经分段叠盖图案元素。所述叠盖目标可进一步包含形成至少一个虚拟填充目标结构的一个或一个以上非作用图案元素。所述一个或一个以上非作用图案元素中的每一者可包含沿正交于至少一个接近安置的叠盖图案元素的分段轴的轴而分段的虚拟填充。在一些实施例中,所述目标结构或层中的每一者可由连续安置于例如硅晶片的衬底上的单独工艺层形成。在一些实施例中,所述叠盖及虚拟填充目标结构可为两重或四重旋转对称的以允许特定制造或计量优点。【专利说明】具有正交底层虚拟填充的叠盖目标
本专利技术一般来说涉及用于叠盖计量的叠盖目标的领域且更特定来说,涉及设计及使用具有正交底层虚拟填充的叠盖目标。
技术介绍
通常通过产生安置于衬底(例如硅晶片)上的多个层来制造半导体装置。各种工艺层之间的对准通常经控制以确保所得装置的适当功能性及性能。形成于两个或两个以上连续层内的装置特征或结构之间的不对准通常称为叠盖误差。检测及校正晶片上的经图案化层之间的叠盖误差的能力对于制造集成电路及其它半导体装本文档来自技高网...

【技术保护点】
一种叠盖目标,其包括:一个或一个以上经分段叠盖图案元素,其形成至少一个叠盖目标结构;及一个或一个以上非作用图案元素,其形成至少一个虚拟填充目标结构,所述一个或一个以上非作用图案元素中的每一者包含沿正交于至少一个接近安置的叠盖图案元素的分段轴的轴而分段的虚拟填充。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员:努里尔·阿米尔盖伊·科恩弗拉基米尔·莱温斯基迈克尔·阿德尔
申请(专利权)人:科磊股份有限公司
类型:发明
国别省市:美国;US

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1