力旺电子股份有限公司专利技术

力旺电子股份有限公司共有247项专利

  • 一种半导体芯片中的随机码产生器,包括:PUF记忆单元阵列、控制电路与验证电路。PUF记忆单元阵列包括m×n个PUF记忆单元。控制电路与验证电路连接至该PUF记忆单元阵列。于编程动作时,该控制电路编程该PUF记忆单元阵列。于验证动作时,该...
  • 本发明公开了一种物理不可克隆函数单元包括反熔丝晶体管及控制电路。反熔丝晶体管具有第一端,第二端,及栅极端。控制电路耦接于反熔丝晶体管。在注册操作中,控制电路施加注册电压至反熔丝晶体管的栅极端,并施加参考电压至反熔丝晶体管的第一端及第二端...
  • 本发明公开了一种具紫外线透射窗的紫外线可擦除存储器装置,包含:一衬底;二个P型金氧半晶体管,彼此串接在一起,设于所述衬底上;一层间介电层,覆盖所述二个P型金氧半晶体管;一第一金属间介电层,设于所述层间介电层上;一中间层,设于所述第一金属...
  • 本发明公开了一种电荷泵电路包括电压输入端口、电压输出端口、串接于电压输入端口及电压输出端口之间的多个电荷泵单元、时钟信号源及N个时钟延迟组件。时钟信号源产生主要时钟信号,而N个时钟延迟组件延迟主要时钟信号以产生电荷泵单元所需的时钟信号。...
  • 本发明公开了一种电荷泵电路,电荷泵电路包括第一电荷泵单元及第二电荷泵单元。第一电荷泵单元根据第一时钟信号、第二时钟信号及第三时钟信号抬升输入电压以输出第一抬升电压。第二电荷泵单元根据第一时钟信号、第四时钟信号及第三时钟信号抬升第一抬升电...
  • 本发明公开了一种内存系统包括第一内存组、第一路径选择器、第二内存组、第二路径选择器及感测装置。第一内存组包括多个第一内存单元。第二内存组包括多个第二内存单元。第一路径选择器包括经由多条第一位线耦接至多个第一内存单元的多个输入端,以及两个...
  • 本发明公开了一种非易失性存储单元,包含一选择栅极晶体管、一跟随栅极晶体管及一逆熔丝可变电容,耦合串接在有源区域上;一第一离子井及一第二离子井,具有第一导电型,设于有源区域,其中跟随栅极晶体管与第一离子井部分重叠,其中第二离子井的掺杂浓度...
  • 一种静电放电电路,连接至一垫。该静电放电电路包括:一分压器、一RC电路以及一路径控制电路。分压器连接于该垫与一第一节点之间,可提供多个分压。RC电路,连接于该垫与该第一节点之间。RC电路接收这些分压,并提供一控制电压。路径控制电路,连接...
  • 一种随机码产生器,包括:一记忆胞阵列,包括多个反熔丝型差分记忆胞;一感测电路,具有一输入端与一反相输入端。当该记忆胞阵列中的一第一反熔丝型差分记忆胞被选择为一选定记忆胞时,该选定记忆胞的一位线连接至该感测电路的该输入端,且选定记忆胞的一...
  • 本发明为一种存储器胞与存储器胞阵列及其相关操作方法。该存储器胞包括:一锁存器、二反熔丝元件与二选择晶体管。锁存器连接于第一节点与第二节点,并接收第一电源电压与第二电源电压。锁存器根据致能线电压来被致能或者被禁能。第一反熔丝元件连接至第一...
  • 本发明公开了一种随机数生成装置及其控制方法。随机数生成装置包含至少一存储单位、电压产生器以及控制电路。每一存储单位包含两个存储单元。两个存储单元的其中一个存储单元耦接于偏压线及第一位线,而两个存储单元的另一个存储单元耦接于偏压线及第二位...
  • 本发明公开一种可编程可抹除的非挥发性存储器,包括:一第一晶体管,一第二晶体管,一抹除栅区域与一金属层。第一晶体管包括:一选择栅极,一第一掺杂区域以及一第二掺杂区域。选择栅极连接至一字符线。第一掺杂区域连接至一源极线。第二晶体管包括:该第...
  • 一种一次性可编程非易失性存储器的读取传感方法,该一次性可编程非易失性存储器中具有一存储器阵列,连接至多条位线。该读取方法包括下列步骤:由该存储器阵列中决定一选定存储单元,其中所述位线的其中之一定义为一选定位线,且该选定位线连接至该选定存...
  • 本发明公开了一种具有防复制功能的电子装置及相关方法。电子装置包含第一关键集成电路。第一关键集成电路包含第一安全功能区块,而第一安全功能区块被配置为认证与第一关键集成电路通信的第二关键集成电路的身份。其中第一安全功能区块根据第二关键集成电...
  • 本发明公开了一种单层多晶硅非易失性存储单元的擦除操作方法,将一源极线电压VSL施加到PMOS选择晶体管的P+源极掺杂区,其中VSL=0V,将字线电压VWL施加到PMOS选择晶体管的选择栅极,其中VWL=0V,将位线电压VBL施加到PMO...
  • 一种自动设时复位脉冲生成器,包含触发器、跟踪块和跟踪电路。触发器接收输入信号和反馈信号,并输出复位信号。跟踪块具有串联耦合的复制单元以复制在外部装置的结构。跟踪块具有第一端和第二端。第一端和第二端位在跟踪块在相同位置或两个不同位置处。跟...
  • 本发明公开了一种存储单元包括读取选择晶体管、第一浮接栅极晶体管、写入选择晶体管、第二浮接栅极晶体管及共同浮接栅极。共同浮接栅极耦接于第一浮接栅极晶体管及第二浮接栅极晶体管。存储单元利用第二浮接栅极晶体管上方的共同浮接栅极进行写入及清除操...
  • 本发明提供一种非易失性存储器的驱动电路。该驱动电路包括:一第一驱动器、一切换电路与一第二驱动器。第一驱动器接收一输入信号与一反相的输入信号,并产生一驱动信号。切换电路,接收该驱动信号与一第一模式信号,并在一输出端产生一输出信号。第二驱动...
  • 本发明为一种非易失性存储器,具有一第一存储单元,包括多个晶体管与一电容器。第一晶体管,具有一第一栅极、一第一端与一第二端。第二晶体管,具有一第二栅极、一第三端与一第四端。第三晶体管,具有一第三栅极、一第五端与一第六端。第四晶体管,具有一...
  • 本发明公开了一种升压保护电路,包括第一晶体管、第二晶体管、第三晶体管及第四晶体管。第一晶体管、第二晶体管及第四晶体管的第一端耦接,用以接收写入电压。第三晶体管的控制端用以接收工作电压。第四晶体管的第二端用以在第四晶体管导通时输出写入电压...