一种存储单元，其包括一Ｎ型阱，三Ｐ型掺杂区形成于该Ｎ型阱上，一介电层形成于该Ｎ型阱上以及该三Ｐ型掺杂区中的第一与第二掺杂区之间，一第一栅极形成于该介电层上，一电荷储存单元形成于该Ｎ型阱上以及该三Ｐ型掺杂区中的第二与第三掺杂区之间，以及一...

一种嵌入式快闪存储器及其操作方法，该存储器结构包括第一深离子掺杂区，位于半导体基底的表面，第一深离子掺杂区内植入有第二离子掺杂区；在第二离子掺杂区与第一深离子掺杂区内分设有第一浅离子掺杂区，作为其漏极及源极；在漏极与源极之间的第一深离子...

一种双位沟槽式栅极非挥发性快闪存储单元及其操作方法，快闪存储器在一半导体基体的表面形成作为一源极的第一离子掺杂区；在其上间隔设有沟槽及第二离子掺杂区，沟槽包含一栅极及包围该栅极的绝缘介电层，沟槽上覆盖一绝缘层；有一漏极叠设在该第二掺杂区...

一种低电压模式且经通道擦写的快闪存储单元及其制作方法，包括一Ｎ型基底，基底上设一深Ｐ型井，深Ｐ型井上堆叠一Ｎ型井；Ｎ型井内布植有深Ｐ型布植区及浅Ｐ型布植区，深Ｐ型布植区与浅Ｐ型布植区相连，深Ｐ型布植区内还布植有Ｎ型布植区，与深Ｐ型布植区...

一种经由通道写入及抹除的嵌入式快闪记忆胞及其制作方法，尤指一种结合ＣＭＯＳ装置与快闪记忆胞，主要是在基底上同时制作快闪记忆胞与ＣＭＯＳ装置，以降低制作成本，简化制作流程，且ＣＭＯＳ装置并保留有可进行高电压操作及其低电压操作，不仅有效改善...

一种沟槽式分离栅只读性闪存存储单元结构形成方法以及操作方法，将辅助栅极设计在一栅极一侧的沟槽内部，并且将源极设计在其下部，因此可以降低两者所占面积比例而提高密度的效果。共源极于深ｎ型井可降低读取时的源极电阻及工艺技术上挖取接触窗的困难度...

一种具沟渠源极线的快闪记忆体及其制作方法，至少包含形成垫氧化层于基板上，再形成氮化物于垫氧化层之上；图案化氮化物及垫氧化层，蚀刻基板以形成沟渠于其中；执行离子布植植入离子于沟渠底侧，以利于形成重掺杂沟渠源极线，再回填填充材质于沟渠中；执...

一种可擦写可编程只读存储器，至少包含两串接的Ｐ型金氧半场效晶体管，其中第一Ｐ型金氧半场效晶体管（ＰＭＯＳ）做为选择晶体管（ｓｅｌｅｃｔｔｒａｎｓｉｓｔｏｒ），其闸极连接至选择闸极电位（Ｖ＃－［ＳＧ］），第一端点（源极）连接至源极线电位（...

本发明为使用金属接触板的嵌入式非挥发性存储器，其目的是提出一种简化的非挥发性存储器的结构，用以节省配置ｐｕｍｐｉｎｇｃｉｒｃｕｉｔｓ的面积，将逻辑元件自非挥发性存储器架构中分离；本发明的非挥发性存储器架构包含金属接触板，配置于非挥发性...

本发明提供一种选择性编程非易失性存储器阵列的各存储单元的方法。该方法首先提供一存储单元阵列，每一存储单元包括一阱、一设于该阱中并被一具有第二导电类型的局部阱区域包围的第一导电类型的漏极、一横向设置于该阱中的第一导电类型的源极、一电荷俘获...

一种用于内存上全芯片器件设计方法，将Ｈａｒｄｍａｃｒｏ中的器件拆成晶体管层次的器件，以进行自动化的设计。在超过２个电源线路的情况下，提供多个旁通的线路以作与Ｖ＃－［ＳＳ］与Ｖ＃－［ＤＤ］，其中Ｖ＃－［ＳＳ］与Ｖ＃－［ＤＤ］为软件可辨识...

本发明提供一种用于一闪速存储器的充电电路，其设有：一导流电路，其具有第一输出端、第二输出端及第三输出端；以及一第一、第二及一第三充电单元。其中导流电路的第一、第二输出端与第二、第三输出端间分别连接有一二极管连接的晶体管。每一充电单元具有...

本发明提供一种电位转换电路，用来将一输入电压转换成一输出电压，该电位转换电路包括至少一互补金属氧化物半导体晶体管，设于一ｐ型基底上，其包括一ｐ型金属氧化物半导体晶体管及一ｎ型金属氧化物半导体晶体管。该ｎ型金属氧化物半导体晶体管包括一栅极...

本发明提供一种非易失性存储器的控制方法，该非易失性存储器包含有多个存储器单元，而每一存储器单元包含有一储存单元，以及一控制单元。该储存单元包含有一浮置栅极用来储存电荷，以及一控制栅极用来接收一操作电压以于一衬底表面产生对应于该浮置栅极内...

一种单层多晶硅可电擦除可编程只读存储器，包含有一第一ＰＭＯＳ晶体管及一第二ＰＭＯＳ晶体管串接该第一ＰＭＯＳ晶体管，其中该第一ＰＭＯＳ晶体管及该第二ＰＭＯＳ晶体管形成于一Ｐ型衬底的一Ｎ型阱上，该第一ＰＭＯＳ晶体管包含有一浮置栅、一第一Ｐ＃...

本发明提供一种可重复使用的非易失性存储器，该可重复使用的非易失性存储器包含有一一次性可编程只读存储器、一透明遮盖形成于该非易失性存储器的上方、以及一不透光层以可移动的方式设置于该透明遮盖上。当该不透光层位于该透明遮盖上时，该不透光层可用...

本发明提供一种可电擦除可编程逻辑元件，包含有一Ｎ型阱，形成于Ｐ型半导体衬底上；一第一ＰＭＯＳ晶体管，形成于该Ｎ型阱上，其中该第一ＰＭＯＳ晶体管包含有一浮置栅、一第一Ｐ＃＋［＋］掺杂区作为该第一ＰＭＯＳ晶体管的漏极，以及一Ｐ＃＋［－］掺杂...

本发明提供一种快闪存储器结构及其制作方法。所述快闪存储结构包括有多条相互平行的字线设于一半导体基底表面，多条第一导电型式的比特线设于所述半导体基底内，多条第一导电型式的源极线设于所述半导体基底内，且这些比特线以及这些源极线是与这些字线互...

一种电擦除式可编程逻辑元件，其作为一存储器的存储单元，该电擦除式可编程逻辑元件包含有：　　　　一Ｐ型衬底；　　　　一第一Ｎ型离子掺杂区，位于该Ｐ型衬底中；　　　　一第一栅极，其位于该Ｐ型衬底上方并与该第一Ｎ型离子掺杂区相邻接，并且处于浮...

一种形成电可编程只读存储器的方法，其包括：　　　　于一Ｎ型阱上形成一第一Ｐ型掺杂区、一第二Ｐ型掺杂区及一第三Ｐ型掺杂区；　　　　于该第一Ｐ型掺杂区及该第二Ｐ型掺杂区之间形成一控制栅极；以及　　　　于该第二Ｐ型掺杂区及该第三Ｐ型掺杂区之间...