本发明提供一种三维存储器及其制备方法、及电子设备。制备方法包括：提供半导体器件，半导体器件包括栅线区、核心区、边缘区以及渐进区，其中渐进区位于核心区与边缘区之间，栅线区位于核心区、边缘区以及渐进区的外侧；在半导体器件上罩设第一掩膜，并以...

本发明提供了一种套刻对准标记结构、套刻对准测量方法及半导体器件，基准参考标记和其相应的基准测量标记具有基准间距；对照参考标记和其相应的对照测量标记具有对照间距；基准间距和对照间距之间具有给定偏差。在套刻对准测量过程中，获取实际基准间距和...

本发明提供一种半导体互连结构及其制备方法，包括如下步骤：提供层结构，于层结构内形成通孔；至少于通孔的侧壁形成导电结构，导电结构内侧具有空隙；于导电结构内侧的空隙内形成填充介质层。本发明的半导体互连结构的制备方法中导电结构在形成于通孔内之...

本申请公开了一种晶圆清洁装置，该晶圆清洁装置包括：清洗室，用于容纳超声波传递介质；超声波发生器，用于提供超声波，使得超声波传递介质在超声波的作用下振动；以及晶圆放置机构，位于清洗室内，用于将晶圆定位于所述超声波传递介质内。该晶圆清洁装置...

本公开内容的各方面提供了一种半导体器件。该半导体器件包括第一层堆叠和第二层堆叠，其中第一层堆叠包括源极连接层，第二层堆叠包括栅极层和绝缘层。在第一层堆叠上交替地堆叠栅极层和绝缘层。此外，该半导体器件还包括：在第一层堆叠和第二层堆叠中沿着...

新颖的3D NAND存储器件及其形成方法。在存储器件中，在衬底之上形成包括第一沟道结构、多个第一字线层和第一绝缘层的下存储单元串。所述第一沟道结构从衬底伸出，并且穿过所述第一字线层和所述第一绝缘层。堆栈间触点形成在所述下存储单元串之上并...

本申请公开了一种3D存储器件及其制造方法。该3D存储器件的制造方法包括：衬底；位于衬底上的栅叠层结构，栅叠层结构包括交替堆叠的多个栅极导体和多个层间绝缘层；贯穿栅叠层结构的多个沟道柱；以及贯穿栅叠层结构的多个假沟道柱，其中，假沟道柱的材...

公开了用于形成三维(3D)存储器设备的阶梯结构的方法的实施例。在一个示例中，基于第一光刻胶掩模形成阶梯结构的第一多个台阶。第一多个台阶中的每一个包括在不同深度处的一定数量的分区。在形成第一多个台阶之后，基于第二光刻胶掩模形成阶梯结构的第...

本申请提供了一种晶圆的处理系统，该处理系统包括：清洗腔，清洗腔用于盛放晶圆清洗液；检测设备，检测设备与清洗腔连通，检测设备用于检测清洗液中的金属元素。该处理系统可以将清洗腔中的清洗液输送至检测设备中进行检测，进而可以根据该检测设备得到的...

本申请实施例公开了一种晶圆的检测方法和检测设备。该检测方法包括：在待检测晶圆的表面形成阻挡层；其中，所述阻挡层用于阻挡检测光信号；向所述阻挡层的表面照射所述检测光信号；接收所述阻挡层反射所述检测光信号得到的反射光信号；根据所述反射光信号...

本申请实施例提供了一种限位元件以及一种等离子体处理设备，该限位元件具有凹槽，凹槽的底部用于容纳晶圆，凹槽的底部的面积小于凹槽的开口的面积，且凹槽的底部面积不小于晶圆的面积，从而在放置晶圆时，可以使晶圆比较容易的放入凹槽的开口内，降低对晶...

本申请公开了一种测量晶圆套刻精度的方法和设备、计算机可读存储介质。测量晶圆套刻精度的方法包括：确定测量晶圆套刻精度的第一测试点及第二测试点，第一测试点与第二测试点相对晶圆的中心对称；分别获取第一测试点及第二测试点对应的图形重合信号及对应...

本申请提供了介电常数的测试方法及其测试装置、相关设备。其中，测试方法包括提供待测量工件，包括基体与待测量部，待测量部设于基体的一侧，待测量部包括第一待测量层与第二待测量层。获取第一待测量层的第一光学厚度与第一等效氧化层厚度。获取待测量部...

一种相变存储(PCM)器件，其包括第一电极、第二电极、存储层和加热器。该存储层包括相变材料并且电耦合于第一电极和第二电极之间。加热器布置于存储层附近并且被配置为响应于通过加热器的电流来加热存储层中的编程区域。加热器经由不通过存储层的电流...

公开了存储器件及其制造方法的实施例。在示例中，一种存储器件，包括：衬底；存储堆叠体；以及沟道结构。所述存储堆叠体包括在所述衬底之上的交错的导体层和电介质层。所述沟道结构延伸通过所述存储堆叠体到达所述衬底中，并且包括功能层，所述功能层包括...

公开了3D存储器件以及用于形成3D存储器件的方法的实施例。在一示例中，3D存储器件包括具有第一侧和与第一侧相对的第二侧的基板。该3D存储器件还包括存储堆叠，该存储堆叠包括在基板的第一侧的交错的导电层和介电层。该3D存储器件还包括多个沟道...

公开了3D存储器设备和用于形成其的方法的实施方式。在一示例中，3D存储器设备包括衬底、存储器堆叠、沟道结构、沟道局部触点和狭缝结构。存储器堆叠包括在衬底之上的交错的导电层和电介质层。沟道结构垂直地延伸穿过存储器堆叠。沟道局部触点在沟道结...

提供了一种半导体器件。所述半导体器件包括交替地堆叠在衬底上的字线层和绝缘层的堆叠。所述半导体器件还包括第一电介质沟槽结构。所述第一电介质沟槽结构被放置在所述字线层中的底部选择栅(BSG)层中以分隔所述BSG层并且在衬底的第一方向上延伸。...

本发明提供一种三维存储器及其制作方法，该方法包括以下步骤：形成垂直沟道结构于基底结构中；形成在水平方向上贯穿存储叠层并与沟道层连接的多晶硅侧墙；形成与所述多晶硅侧墙的外侧壁连接的P型掺杂层；形成N型掺杂层于所述P型掺杂层上方，所述N型掺...

提供了一种3D‑NAND存储器件及其形成方法。该存储器件包括衬底、设置于衬底上方的底部选择栅极(BSG)、位于BSG上方并且具有阶梯配置的多条字线，以及设置于衬底、BSG和多条字线之间的多个绝缘层。在公开的存储器件中，一个或多个第一电介...