一种电力能效监测终端及监测方法技术

本发明专利技术公开了一种电力能效监测终端及监测方法，其中，终端包括：处理器、基于FPGA的采集电路、存储器接口电路以及通信模块；所述基于FPGA的采集电路、存储器接口电路、通信模块分别与所述处理器相连。本发明专利技术采用CPU和FPGA的组合形成的核心运算单元，利用FPGA实现电能计量和数据采集，利用CPU实现对数据的处理，保证了独立高速运行，从而保证了数据的实时性和高效性。

【技术实现步骤摘要】
【专利摘要】本专利技术公开了，其中，终端包括：处理器、基于FPGA的采集电路、存储器接口电路以及通信模块；所述基于FPGA的采集电路、存储器接口电路、通信模块分别与所述处理器相连。本专利技术采用CPU和FPGA的组合形成的核心运算单元，利用FPGA实现电能计量和数据采集，利用CPU实现对数据的处理，保证了独立高速运行，从而保证了数据的实时性和高效性。【专利说明】
本专利技术涉及电力
，尤其涉及。
技术介绍
随着国家节能减排和电力需求侧管理工作的不断深入开展，获取用户真实的能耗数据，分析国家的经济运行走势，实现电能数据的在线监测、分析、挖掘，变得越来越重要，实现基础数据的自动采集，确保数据的及时性、客观性和准确性，为各级政府经济运行决策、政策制定、指标考核提供支撑。目前的能效数据采集终端主要包括微处理模块MCU、数据存储模块、电源模块和RS485接口，微处理模块MCU包括芯片时钟模块和AD转换模块。这种能效数据采集终端存在以下问题:采用单一 CPU对整个系统进行控制，在进行谐波分析的同时，还要进行其他操作，影响了处理速度，因此其精度、速度都无法满足要求。
技术实现思路
本专利技术的目的在于提出一种电力能效监测终端和监测方法，实现多种参量的高速、高精度采集。为达此目的，本专利技术采用以下技术方案:一种电力能效监测终端，包括:处理器、基于FPGA的采集电路、存储器接口电路以及通信模块；其中，所述基于FPGA的采集电路、存储器接口电路、通信模块分别与所述处理器相连。作为上述技术方案的优选，所述基于FPGA的采集电路包括FPGA芯片、电能计量电路、直流模拟量采集电路、数字量输入输出电路，其中，所述电能计量电路、直流模拟量采集电路、数字量输入输出电路分别与FPGA芯片相连，所述FPGA芯片与所述处理器相连。作为上述技术方案的优选，所述电能计量电路包括电流互感器、与所述电流互感器相连的AD转换器，所述AD转换器连接所述FPGA芯片。作为上述技术方案的优选，所述FPGA芯片中的RAM为双口 RAM。作为上述技术方案的优选，所述通信模块包括以下中的一种或多种=ZIGBEE通信模块、CAN接口电路、RS485接口电路、红外通信模块、电力线载波通信接口电路。作为上述技术方案的优选，所述存储器接口电路为SD卡接口电路。作为上述技术方案的优选，所述终端还包括与所述处理器相连的RTC时钟电路。一种电力能效监测方法，其特征在于，包括:基于FPGA的采集电路采集电力能效数据；基于FPGA的采集电路将采集到的数据在RAM区中分块存储及进行并行运算；基于FPGA的采集电路通过地址映射控制单元内的地址表，将运算后的数据存储在对应的双口 RAM区中；处理器从双口 RAM区中读取数据并通过通信模块进行通信。作为上述技术方案的优选，所述方法还包括:处理器将读取的数据生成为数据曲线；处理器将数据曲线通过存储器接口存储到存储器。作为上述技术方案的优选，处理器将读取的数据生成为数据曲线，包括:根据起始时间每隔预设时间间隔记录采样点，相邻采样点之间的时间间隔为At;对采样点进行插值操作，插值点数为α，插值之后的两点间时间间隔为At/(α +1);根据插值操作后的数据生成数据曲线。作为上述技术方案的优选，所述通信模块包括以下中的一种或多种=ZIGBEE通信模块、CAN接口电路、RS485接口电路、红外通信模块、电力线载波通信接口电路。本专利技术采用CPU和FPGA的组合形成的核心运算单元，利用FPGA实现电能计量和和数据采集，利用CPU实现对数据的处理，保证了独立高速运行，从而保证了数据的实时性和高效性。本专利技术的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本专利技术而了解。本专利技术的目的和其他优点可通过在所写的说明书、权利要求书、以及附图中所特别指出的结构来实现和获得。下面通过附图和实施例，对本专利技术的技术方案做进一步的详细描述。【专利附图】【附图说明】附图用来提供对本专利技术的进一步理解，并且构成说明书的一部分，与本专利技术的实施例一起用于解释本专利技术，并不构成对本专利技术的限制。在附图中:图1是本专利技术优选实施例提出的电力能效监测终端的结构示意图；图2是本专利技术中电能数据监测终端中基于FPGA的采集电路的结构示意图；图3是本专利技术中基于FPGA的采集电路中的电能计量电路的结构示意图；图4是本专利技术中FPGA芯片的逻辑结构示意图；图5是本专利技术一具体实施例提出的电力能效监测终端的结构示意图；图6是本专利技术优选实施例提出的电力能效监测方法的示意图。【具体实施方式】下面结合附图并通过【具体实施方式】来进一步说明本专利技术的技术方案。如图1所示为本专利技术提出的一种电力能效监测终端的优选实施例的结构示意图，该终端包括:处理器101、基于FPGA的采集电路102、存储器接口电路103以及通信模块104 ;其中，基于FPGA的采集电路102、存储器接口电路103、通信模块104分别与处理器102相连。上述实施例中的处理器(CPU)例如可采用cortex_M4核的STM32F407，主频168MHz，实现与周边接口的通信、数据曲线绘制、数据存储、数据分析。优选的，如图2所示，基于FPGA的采集电路包括FPGA芯片201、电能计量电路202、直流模拟量采集电路203、数字量输入输出电路204，其中，电能计量电路202、直流模拟量采集电路203、数字量输入输出电路204分别与FPGA芯片201相连，FPGA芯片201与处理器相连。优选的，如图3所示，电能计量电路202包括电流互感器301、与电流互感器301相连的AD转换器302，所述AD转换器连接FPGA芯片。电流互感器301可采用TA9015-01M，实现CT 二次侧电流采集，AD转换器302采用AD7606，实现模拟量16位AD采集；直流模拟量采集电路203采用LM2902，实现直流模拟量4-20mA或0-5V的兼容性采集；数字量输入输出电路204采用光耦PS2501-1实现无源数字量采集，采用SRD-05VDC-SL-C实现无源数字量输出；FPGA芯片的内部逻辑结构图如图4中的虚线框内所示，包括数据采集缓存RAM区、FFT运算单元、地址映射控制单元、运算RAM区、时序控制单元、双口 RAM，它们之间的逻辑关系如图中所示。FPGA芯片可以采用Xilinx的Spartan-6 型芯片。电流互感器301采集三相电或两相电电流，电流不大于5A，若电流大于5A，应采用二级互感器将电流降至5A再通过电流互感器301进行转换，转换后的电流小于等于5mA。转换后的电流经16位AD转换器302转为数字量送至数据缓存FPGA芯片的RAM区，经FPGA芯片进行分析计算，计算结果经FPGA允许后存储在双口 RAM中供CPU读取。直流模拟量采集电路203和数字量输入输出电路204的数据经FPGA换算后，存储在双口 RAM中供CPU读取，FPGA还可从双口 RAM中读取数字量输出数据，驱动数字量输入输出电路实现数字量输出。所有对于RAM区域的读取都要遵从地址映射控制单元，所有程序运行的时序都由同一时序控制单元提供。基于FPGA的采集电路基于FFT算法，实现谐波检测，实现高次谐波的高精度计量、实现相、线电压，2-100次谐波分量、有本文档来自技高网...

【技术保护点】
一种电力能效监测终端，其特征在于，包括：处理器、基于FPGA的采集电路、存储器接口电路以及通信模块；其中，所述基于FPGA的采集电路、存储器接口电路、通信模块分别与所述处理器相连。

【技术特征摘要】

【专利技术属性】
技术研发人员：刘瑞，李涛，亓学庆，贾伟，陈志涛，陈河，李明，
申请(专利权)人：国家电网公司， 北京南瑞智芯微电子科技有限公司，
类型：发明
国别省市：北京;11