高速互连通路串扰故障测试方法技术

本发明专利技术公开一种高速互连通路串扰故障测试方法；首先基于串扰故障的形成原因，用改进传统的测试稳态故障的FAN算法对电路中的故障进行测；后运用静态时序分析，分析得出电路的时序信息，建立时间等式约束和时间不等式约束；再根据串扰故障的特征，分析其故障传播的条件和传播路径；进而根据串扰故障的特征，在故障的测试中，敏化策略采用两种方式及静态优先和跳变优先。对于最终得到的测试故障的矢量，是含有时间参数的测试矢量。最后根据测试矢量实现高速电路的自动故障检测。

【技术实现步骤摘要】

本专利技术涉及电路故障检测领域，具体涉及一种。
技术介绍
随着电路系统向着规模极大化、工艺尺寸微小化、工作速度高速化和时钟频率的高频化方向的快速发展，电路系统已经进入了高速电路系统时代。而随着高速电路中互连线由简单传导特性向传输线效应转变，互连线的耦合噪声对电路传输性能的影响也日益突出，串扰问题已成为了高速互连电路设计、分析中不容忽视的严峻问题。因为串扰型故障及其测试生成是保障高速电路产品质量和可靠性的重要因素，所以建立串扰型故障的有效测试方法来生成高效的测试矢量，以保证较好的故障覆盖率、减少测试时间及测试成本是当前急需迫切解决的关键问题。传统的电路系统由于时钟频率与工作速度较低，电路系统的故障以“稳态”故障为主，所以只需采用固定“1/0”故障、桥接、短路等故障模型即可实现电路的故障检测。但在高速互连系统中，由于时钟频率等的大幅度提高，“传输线效应的普遍存在，因串扰所引起的尖峰脉冲和时延改变，通路串扰故障往往呈现出瞬态性(往往在信号上升/下降沿产生)、多样性(正向/负向跳变、正向/负向延时、延时加速/减速等)、复杂性(容性故障和感性故障等)等新特征。因此，需要对高速互连电路系统通路串扰故障的测试生成开展研究。
技术实现思路
本专利技术所要解决的技术问题是提供一种，其能够实现闻速电路的自动故障检测。为解决上述问题，本专利技术是通过以下技术方案实现的:，包括如下步骤:( I)测试电路的设定(1.1)对测试电路进行分析，并从测试电路中任意选择一条线作为指定的故障线；并从测试电路中找出一条与该故障线最为接近的至少一条线作为指定的攻击线；并从测试电路中找出所有以故障线为输入线的逻辑门作为故障边界，并形成故障边界集合；(1.2)从正向尖峰脉冲故障G1、负向尖峰脉冲故障GO、上升时延加速故障R1、上升时延减速故障RD、下降时延加速故障FI和下降时延减速故障FD这6种故障类型中任选一种故障类型作为故障线的指定故障；(2)确定测试电路的时延信息(2.1)生成测试电路的门级网表，并对门级网表进行静态时序分析，分析得出测试电路的线时延和门时延信息；(2.2)假定故障线和攻击线的信号时间均为T ;当故障线和攻击线的信号通过线向前传播时，加上线时延；当故障线和攻击线的信号通过逻辑门向前传播时，加上门时延；当故障线和攻击线的信号通过线向后传播时，减去线时延；当故障线和攻击线的信号通过逻辑门向后传播时，减去门时延；由此获得测试电路中所有线的关于时间T的时序传播表达式；(3)测试矢量的生成(3.1)根据故障线的故障类型，首先确定攻击线的跳变信息，由此确定攻击线的赋值；然后确定离原始输出线最近的故障边界上的、除故障线外的所有其他输入线的赋值；最后判断上述已赋值的线的赋值是否唯一；如果线赋值是唯一的，则把已赋值的线直接放入初始目标集合中；否则，在这条已赋值的线上设置回溯标志后再将其放入初始目标集合中；上述每条线的赋值形式均为(S，ncr⑶，ncf (S)，n0 (S)，Ii1(S));其中S是目标线；Hcr(S)是S上要求目标上升跳变的次数；nef(S)是S上要求目标下降跳变的次数；nQ(S)是S上要求目标逻辑值O的次数；ni(S)是S上要求目标逻辑值I的次数；(3.2)回推过程(3.2.1)先从步骤(3.1)所得的初始目标集合中任取一条已赋值的线，并从初始目标中删除取出的线；(3.2.2)判断取出的这条线是否为扇出线，如果为扇出线，则把这条线放入扇出线目标集合中，如果不是扇出线，则再判断这条线是不是原始输入线；若果是原始输入线，则把该线放入端线目标集合中，如果不是原始输入线，则将取出的这条线向后蕴含一个逻辑门，并在当前时间值T的情况下减去该逻辑门的门时延；如果向后蕴含时，该逻辑门的所有输入线可能出现2种或2种以上的赋值情况时，则在该逻辑门的输出线上设置回溯标志；再对当前向后蕴含逻辑门的输入线进行判断，即判断输入线是否为扇出线，如果为扇出线，则把这条线放入扇出线目标集合中，如果不是扇出线，则再判断这条线是不是原始输入线；若果是原始输入线，则把该线放入端线目标集合中，如果不是原始输入线，则把当前向后蕴含逻辑门的输入作为下一个向后蕴含逻辑门的输出，并在当前时间值的情况下减去向后蕴含所经过的线时延和门时延的时间；一直往后一步一步向后蕴含，每次向后蕴含一步均减去向后蕴含所经过的线时延和门时延的时间，直到向后蕴含到扇出点处则把扇出点放入扇出线目标集合中，或者直接回推到原始输入线则把原始输入线放入端线目标集合中；(3.2.3)从步骤(3.1)所得的初始目标集合中再取出一条线，重复步骤(3.2.2)，直到初始目标集合中所有的线都被取完；(3.2.4)当初始目标集合中的线都已经取完后，对步骤(3.2.3)所得的扇出点目标集合内的所有扇出点按照离原始输出线的距离从近到远的顺序进行排序，并按照排好的顺序逐个取出扇出点目标集合内的扇出点；取出一个扇出点后，先从扇出点目标集合中删除该扇出点，首先判断取出的扇出点的赋值是否是唯一的，如果扇出点的赋值是唯一的，则说明该扇出点的赋值没有矛盾，则重复步骤(3.2.2)的过程；如果扇出点的赋值不是唯一的，则要将赋值内的4个赋值要求，按其次数进行从大到小排列；并按照排好的顺序逐个取出赋值，并把该赋值赋给该扇出点，并以此扇出线作为输入线，并通过逻辑门进行向前蕴含判定；即对每个扇出点的所有分支进行验证；对于一条分支而言，首先找出该分支中距离扇出点最近的、设置有回溯标志的输出线，并变换该输出线所对应的输入线的赋值情况，并以此作为扇出点赋值是否正确的判定基准；将取出的扇出点的赋值通过逻辑门向前蕴含至回溯标志的输出线处，并对向前蕴含所经过的线进行赋值；若向前蕴含所得的赋值情况与上述确定的赋值情况的判定基准相同时，则表明该分支验证成功，再验证其他分支；当该扇出点的所有分支均验证成功时，则可判定该扇出点的赋值为正确的；否则再找出该分支中距离扇出点第二近的、设置有回溯标志的输出线，并重复上述向前蕴含赋值和判定向前蕴含所得的赋值情况与上述确定的赋值情况的判定基准是否相同的过程，直至将该分支的所有回溯标志均验证完，依旧无法获得向前蕴含所得的赋值情况与确定的赋值情况的判定基准相同时，则该分支验证失败，即可判定该扇出点的赋值为错误的；当扇出点的赋值是正确的，则返回步骤(3.2)重复回推过程；如果扇出点的所有赋值均错误，则返回步骤(3)重新选取其他的故障边界后，再进行回推过程；如果所有的故障边界，都会出现有扇出点的所有赋值错误的结果，则此故障不可测，并进行记录；当扇出点目标集合内的所有扇出点均已验证完，则此次回推过程结束；(3.3)判断故障线是否为原始输出线；如果是原始输出线，则以上述回推过程所确定的各条线的赋值，向前向后蕴含得出测试电路中其余未验证的线，最终得到带时间的测试矢量；如果不是原始输出线，则把故障通过这个逻辑门向前传播到下一个逻辑门，此时故障边界会发生变化，此时无需确定攻击线的跳变信息，并重复步骤(3)的测试矢量的生成过程，一步一步将故障向前传播到原始输出线，然后再确定测试电路中其余未验证的线，最终得到带时间的测试矢量；(4)将步骤(3)所得的测试矢量从测试电路的原始输入口输入，并在测试电路的原始输出口进行信号的采集，获得传本文档来自技高网...

【技术保护点】
高速互连通路串扰故障测试方法，其特征是包括如下步骤：（1）测试电路的设定（1.1）对测试电路进行分析，并从测试电路中任意选择一条线作为指定的故障线；并从测试电路中找出一条与该故障线最为接近的至少一条线作为指定的攻击线；并从测试电路中找出所有以故障线为输入线的逻辑门作为故障边界，并形成故障边界集合；（1.2）从正向尖峰脉冲故障Gl、负向尖峰脉冲故障G0、上升时延加速故障RI、上升时延减速故障RD、下降时延加速故障FI和下降时延减速故障FD这6种故障类型中任选一种故障类型作为故障线的指定故障；（2）确定测试电路的时延信息（2.1）生成测试电路的门级网表，并对门级网表进行静态时序分析，分析得出测试电路的线时延和门时延信息；（2.2）假定故障线和攻击线的信号时间均为T；当故障线和攻击线的信号通过线向前传播时，加上线时延；当故障线和攻击线的信号通过逻辑门向前传播时，加上门时延；当故障线和攻击线的信号通过线向后传播时，减去线时延；当故障线和攻击线的信号通过逻辑门向后传播时，减去门时延；由此获得测试电路中所有线的关于时间T的时序传播表达式；（3）测试矢量的生成（3.1）根据故障线的故障类型，首先确定攻击线的跳变信息，由此确定攻击线的赋值；然后确定离原始输出线最近的故障边界上的、除故障线外的所有其他输入线的赋值；最后判断上述已赋值的线的赋值是否唯一；如果线赋值是唯一的，则把已赋值的线直接放入初始目标集合中；否则，在这条已赋值的线上设置回溯标志后再将其放入初始目标集合中；上述每条线的赋值形式均为(S，ncr(S)，ncf(S)，n0(S)，n1(S))；其中S是目标线；ncr(S)是S上要求目标上升跳变的次数；ncf(S)是S上要求目标下降跳变的次数；n0(S)是S上要求目标逻辑值0的次数；n1(S)是S上要求目标逻辑值1的次数；（3.2）回推过程（3.2.1）先从步骤（3.1）所得的初始目标集合中任取一条已赋值的线，并从初始目标中删除取出的线；（3.2.2）判断取出的这条线是否为扇出线，如果为扇出线，则把这条线放入扇出线目标集合中，如果不是扇出线，则再判断这条线是不是原始输入线；若果是原始输入线，则把该线放入端线目标集合中，如果不是原始输入线，则将取出的这条线向后蕴含一个逻辑门，并在当前时间值T的情况下减去该逻辑门的门时延；如果向后蕴含时，该逻辑门的所有输入线可能出现2种或2种以上的赋值情况时，则在该逻辑门的输出线上设置 回溯标志；再对当前向后蕴含逻辑门的输入线进行判断，即判断输入线是否为扇出线，如果为扇出线，则把这条线放入扇出线目标集合中，如果不是扇出线，则再判断这条线是不是原始输入线；若果是原始输入线，则把该线放入端线目标集合中，如果不是原始输入线，则把当前向后蕴含逻辑门的输入作为下一个向后蕴含逻辑门的输出，并在当前时间值的情况下减去向后蕴含所经过的线时延和门时延的时间；一直往后一步一步向后蕴含，每次向后蕴含一步均减去向后蕴含所经过的线时延和门时延的时间，直到向后蕴含到扇出点处则把扇出点放入扇出线目标集合中，或者直接回推到原始输入线则把原始输入线放入端线目标集合中；（3.2.3）从步骤（3.1）所得的初始目标集合中再取出一条线，重复步骤（3.2.2），直到初始目标集合中所有的线都被取完；（3.2.4）当初始目标集合中的线都已经取完后，对步骤（3.2.3）所得的扇出点目标集合内的所有扇出点按照离原始输出线的距离从近到远的顺序进行排序，并按照排好的顺序逐个取出扇出点目标集合内的扇出点；取出一个扇出点后，先从扇出点目标集合中删除该扇出点，首先判断取出的扇出点的赋值是否是唯一的，如果扇出点的赋值是唯一的，则说明该扇出点的赋值没有矛盾，则重复步骤（3.2.2）的过程；如果扇出点的赋值不是唯一的，则要将赋值内的4个赋值要求，按其次数进行从大到小排列；并按照排好的顺序逐个取出赋值，并把该赋值赋给该扇出点，并以此扇出线作为输入线，并通过逻辑门进行向前蕴含判定；即对每个扇出点的所有分支进行验证；对于一条分支而言，首先找出该分支中距离扇出点最近的、设置有回溯标志的输出线，并变换该输出线所对应的输入线的赋值情况，并以此作为扇出点赋值是否正确的判定基准；将取出的扇出点的赋值通过逻辑门向前蕴含至回溯标志的输出线处，并对向前蕴含所经过的线进行赋值；若向前蕴含所得的赋值情况与上述确定的赋值情况的判定基准相同时，则表明该分支验证成功，再验证其他分支；当该扇出点的所有分支均验证成功时，则可判定该扇出点的赋值为正确的；否则再找出该分支中距离扇出点第二近的、设置有回溯标志的...

【技术特征摘要】
1.高速互连通路串扰故障测试方法，其特征是包括如下步骤: (1)测试电路的设定 (1.1)对测试电路进行分析，并从测试电路中任意选择一条线作为指定的故障线；并从测试电路中找出一条与该故障线最为接近的至少一条线作为指定的攻击线；并从测试电路中找出所有以故障线为输入线的逻辑门作为故障边界，并形成故障边界集合； (1.2)从正向尖峰脉冲故障G1、负向尖峰脉冲故障GO、上升时延加速故障R1、上升时延减速故障RD、下降时延加速故障FI和下降时延减速故障FD这6种故障类型中任选一种故障类型作为故障线的指定故障； (2)确定测试电路的时延信息 (2.1)生成测试电路的门级网表，并对门级网表进行静态时序分析，分析得出测试电路的线时延和门时延信息； (2.2)假定故障线和攻击线的信号时间均为T ;当故障线和攻击线的信号通过线向前传播时，加上线时延；当故障线和攻击线的信号通过逻辑门向前传播时，加上门时延；当故障线和攻击线的信号通过线向后传播时，减去线时延；当故障线和攻击线的信号通过逻辑门向后传播时，减去门时延；由此获得测试电路中所有线的关于时间T的时序传播表达式； (3)测试矢量的生成 (3.1)根据故障线的故障类型，首先确定攻击线的跳变信息，由此确定攻击线的赋值；然后确定离原始输出线最近的故障边界上的、除故障线外的所有其他输入线的赋值；最后判断上述已赋值的线的赋值是否唯一；如果线赋值是唯一的，则把已赋值的线直接放入初始目标集合中；否则，在这条已赋值的线上设置回溯标志后再将其放入初始目标集合中； 上述每条线的赋值形式均为;其中S是目标线；ncr(S)是S上要求目标上升跳变的次数；nef(S)是S上要求目标下降跳变的次数；nQ(S)是S上要求目标逻辑值O的次数；ni (S)是S上要求目标逻辑值I的次数； (3.2)回推过程 (3.2.1)先从步骤(3.1)所得的初始目标集合中任取一条已赋值的线，并从初始目标中删除取出的线； (3.2.2)判断取出的这条线是否为扇出线，如果为扇出线，则把这条线放入扇出线目标集合中，如果不是扇出线，则再判断这条线是不是原始输入线；若果是原始输入线，则把该线放入端线目标集合中，如果不是原始输入线，则将取出的这条线向后蕴含一个逻辑门，并在当前时间值T的情况下减去该逻辑门的门时延；如果向后蕴含时，该逻辑门的所有输入线可能出现2种或2种以上的赋值情况时，则在该逻辑门的输出线上设置回溯标志； 再对当前向后蕴含逻辑门的输入线进行判断，即判断输入线是否为扇出线，如果为扇出线，则把这条线放入扇出线目标集合中，如果不是扇出线，则再判断这条线是不是原始输入线；若果是原始输入线，则把该线放入端线目标集合中，如果不是原始输入线，则把当前向后蕴含逻辑门的输入作为下一个向后蕴含逻辑门的输出，并在当前时间值的情况下减去向后蕴含所经过的线时延和门时延的时间； 一直往后一步一步向后媪含，每次向后媪含一步均减去向后媪含所经过的线时延和I?时延的时间，直到向后蕴含到扇出点处则把扇出点放入扇出线目标集合中，或者直接回推到原始输入线则把原始输入线放入端线目标集合中；(3.2.3)从步骤(3.1)所得的初始目标集合中再取出一条线，重复步骤(3.2.2)，直到初始目标集合中所有的线都被取完； (3.2.4)当初始目标集合中的线都已经取完后，对步骤(3.2.3)所得的扇出点目标集合内的所有扇出点按照离原始输出线的距离从近到远的顺序进行排序，并按照排好的顺序逐个取出扇出点目标集合内的扇出点； 取出一个扇出点后，先从扇出点目标集合中删除该扇出点，首先判断取出的扇出点的赋值是否是唯一的，如果扇出点的赋值是唯一的，则说明该扇出点的赋值没有矛盾，则重复步骤(3.2.2)的过程；如果扇出点的赋值不是唯一的，则要将赋值内的4个赋值要求，按其次数进行从大到小排列；并按照排好的顺序逐个取出赋值，并把该赋...

【专利技术属性】
技术研发人员：尚玉玲，颜学龙，张培，李春泉，陈鹏，
申请(专利权)人：桂林电子科技大学，
类型：发明
国别省市：