本发明专利技术的基本构思是制造衬底（11）与芯片（13）之间的烧结层连接，其不仅建立衬底（11）与芯片（13）之间的良好电连接和热连接而且减小芯片（13）中的机械应力。本发明专利技术涉及一种用于制造烧结层（12）的方法，所述方法包括以下步骤：在衬底（11）的主表面（11a）的接触面（21）上结构化地施加由构成所述烧结层（12）的初始材料构成的多个烧结元件（22a、22b、22c）；在所述烧结元件（22a、22b、22c）上设置待与所述衬底（11）连接的芯片（13）；加热以及压缩所述烧结元件（22a、22b、22c）以制造连接所述衬底（11）和所述芯片（13）的结构化的烧结层（12），所述烧结层（12）在所述接触面（21）内延伸，其中，在所述衬底（11）上在所述接触面（21）的中部区域（21a）中所述烧结元件（22a、22b、22c）的表面覆盖密度大于在所述接触面（21）的边缘区域（21c）中所述烧结元件（22a、22b、22c）的表面覆盖密度，其中，从所述烧结元件（22a、22b、22c）中的每一个存在至少一个横向于所述衬底（11）的所述主表面（11a）延伸至所述接触面（21）的边缘的穿通通道（23）。在所述接触面（21）的中部区域（21a）中可以设置一个大面积的烧结元件（22a）并且在所述接触面（21）的边缘区域（21c）中可以设置多个例如圆形的烧结元件（22c）。所述烧结元件（22a、22b、22c）也可以具有凹口（24）。本发明专利技术还涉及一种相应的装置（10、10’、10’’）。
【技术实现步骤摘要】
【国外来华专利技术】用于制造结构化的烧结连接层的方法以及具有结构化的烧结连接层的半导体器件
本专利技术涉及一种用于制造结构化的烧结层的方法和一种具有结构化的烧结层的半导体器件，尤其是功率电子器件。
技术介绍
功率电子器件——如功率二极管、(垂直)功率晶体管或其他部件必须安装在衬底上。由于流过这种器件的电流较大，重要的是确保器件与衬底的良好的电耦合和热耦合。为了半导体与金属层之间的机械连接——例如铜层，可以使用基于银的烧结连接(“银烧结”)，例如功率电子装置和所使用的方法的低温连接技术(VDI的进展报告，系列21，第365号，VDI出版社)。在银烧结中，膏糊与基于银的微颗粒或纳米颗粒在更高的温度和更高的压强下压合在一起，其中各个颗粒聚拢成机械稳定的烧结层并且实现两个与烧结层邻接的组件之间的稳定机械连接。由于半导体和金属层的热膨胀系数不同，在此在烧结层中出现机械应力，所述机械应力会损害烧结层的稳定性和可靠性。在文献EP2075835A2中公开了 一种用于构造半导体芯片与衬底之间的烧结层的方法，利用所述烧结层可以通过使烧结层与半导体芯片的棱边间隔开以及在各个烧结区段之间构造间隙来改进机械稳定性。
技术实现思路
本专利技术根据一种实施方式提出一种用于制造烧结层的方法，所述方法具有如下步骤:在衬底的主表面的接触面上结构化地施加由构造烧结层的初始材料构成的多个烧结元件；在烧结元件上设置待与衬底连接的芯片；加热以及压缩烧结元件以制造连接衬底和芯片的结构化的烧结层，所述烧结层在接触面内延伸，其中在衬底上在接触面的中部区域中的烧结元件的表面覆盖密度大于接触面的边缘区域中的烧结元件的表面覆盖密度，其中从烧结元件中的每一个存在至少一个横向于衬底的主表面延伸至接触面的边缘的穿通通道。根据另一实施方式，本专利技术提出一种半导体器件，尤其是功率电子装置半导体器件，其具有:具有主表面的衬底；设置在衬底的主表面上的半导体芯片；结构化的烧结层，所述烧结层在衬底与半导体芯片之间设置在主表面的接触面上，并且所述烧结层将芯片与衬底连接，其中，烧结层包括多个烧结元件，在所述衬底上在接触面的中部区域中所述烧结元件的表面覆盖密度大于接触面的边缘区域中的烧结元件的表面覆盖密度，其中从烧结元件中的每一个存在至少一个横向于衬底的主表面在衬底与芯片之间延伸至接触面的边缘的穿通通道。本专利技术的基本构思是制造衬底与芯片之间的烧结层连接，其不仅建立衬底与芯片之间的良好电连接和热连接而且减小芯片中的机械应力。这通过以下烧结层来解决:所述烧结层由多个烧结元件构成，所述多个烧结元件以结构化方式从接触面放置在衬底与芯片之间。通过在接触面的中部中烧结元件的较高表面覆盖密度，可以确保在芯片运行中典型地出现高温度形成的地方的良好的导热性和导电性。在接触面的边缘处，烧结元件的表面覆盖密度小于在中部中，从而在那里在烧结时作用到烧结元件中的每一个上的压缩压强有效地高于中部中，由此提供边缘区域中的烧结连接的可靠性。对于烧结元件中的每一个，沿着衬底的主表面在芯片与衬底之间形成穿通通道，使得对于烧结元件中的每一个确保了烧结过程期间的进气和排气。对于烧结元件中的每一个在烧结期间通过穿通通道可以确保尤其充分烧结所需的氧气供给。同时，在烧结时从烧结元件排出的气体可以通过穿通通道导出，从而有利地能够实现在接触面的所有区域中均匀地且可预测地形成烧结层。有利地，尤其在边缘区域中可以构造很多烧结元件，从而即使在单个烧结连接在烧结期间或者之后失效时一即通过单个烧结元件的导热性或导电性缺失时也不损害烧结层的整体导热性或者导电性，因为边缘区域中的其他烧结元件可以承担失效的烧结元件的功能。有利的是，在衬底上在中部区域与边缘区域之间的接触面区域中烧结元件的表面覆盖密度从边缘区域中的表面覆盖密度朝着接触面的中部区域中的表面覆盖密度逐渐增大。有利地，接触面的边缘在横向方向上沿着衬底的主表面可以与芯片的棱边间隔开预先确定的长度。这可以有利地确保减轻有折断危险的芯片棱边的机械应力。此外有利的是，与接触面的边缘区域中的烧结元件的横向延展相比更大地选择接触面的中部区域中的烧结元件的横向延展。一方面由此在接触面的承受较小机械负载的中部区域中实现高表面覆盖密度并且由此实现烧结层与芯片的改善的热接通和电接通。另一方面，通过边缘区域中的较小的表面覆盖密度提高作用到边缘区域中的较小烧结元件中的每一个上的有效烧结压强，由此提高烧结过程的可靠性和接触面的承受较强机械负荷的边缘区域中的烧结连接的强度。优选的改进方案是相应从属权利要求的主题。上述扩展方案和改进方案只要有意义可以任意彼此组合。本专利技术的其他可能的扩展方案、改进方案和实现也包括前面或以下关于实施例描述的本专利技术特征的未明确提及的组合。【附图说明】本专利技术的其他特征和优点从以下参照附图的描述中得到。附图示出:图1a至Ic:根据本专利技术的一种实施方式的用于制造衬底上的结构化的烧结层的方法的阶段的示意图；图2:根据本专利技术的另一实施方式的具有结构化的烧结层的器件的示意图；图3:根据本专利技术的另一实施方式的具有结构化的烧结层的器件的示意图；图4:根据本专利技术的另一实施方式的具有烧结层的器件的表面结构化的示意图；图5:根据本专利技术的另一实施方式的具有烧结层的器件的表面结构化的示意图。在附图中，相同的或功能相同的元件、特征和组件(只要没有其他说明)分别设置相同的附图标记。应理解的是，附图中的组件和元件出于清楚性和理解性的原因不一定彼此合乎比例地给出。【具体实施方式】在图1a至Ic中示出用于制造衬底11上的结构化的烧结层12的方法的阶段。图1a不出具有第一主表面Ila和与第一主表面Ila相对置的主表面Ilb的衬底11的不意图。衬底11例如可以是金属衬底、尤其是铜衬底或以金属涂覆的衬底。稀有金属表面例如通过铜衬底上的镍金金属化可以保证烧结层良好地粘合到衬底上。在主表面Ila上可以施加用于构造烧结层12的烧结元件。例如可以结构化地施加烧结元件，也就是说，可以借助构造烧结层12的材料——例如烧结膏糊覆盖衬底11的主表面Ila上的区域，而不通过材料覆盖其他区域。例如，为此在图1a中示出了烧结层12的四个区域，它们通过空出的区域中断。烧结层12可以由施加在衬底11的主表面Ila上的接触面21内的多个烧结元件组成。在此可以以结构化的形式施加烧结元件，例如通过丝网印刷方法、模板印刷方法、掩膜印刷方法、油墨印刷方法、喷墨印刷方法或类似结构化技术。在此可以由烧结层12的初始材料来制造烧结元件，例如具有银微颗粒的烧结膏糊。烧结膏糊可以除溶剂以外还具有一个或多个易热处理的组分，尤其是稳定剂。组分可以是蜡，尤其是粉蜡(Mahlwachs)、优选硬脂酸。在进行烧结过程的热处理时至少部分地消除所述组分，由此银颗粒可以聚拢在一起。可以以与印刷层厚度不同的、在5μπι到100 μ m之间、尤其在15μπι到IOOymi间、尤其大约25 μ m的烧结层厚度来制造烧结层12。可以在真正的烧结过程之前通过干燥方法来干燥烧结层12的烧结元件，使得烧结元件所包括的材料尽可能不含有溶剂，由此实现一定的压力强度并且可以避免或减小真正烧结过程期间的稍后溶剂气体析出。图1b示出所述方法的第二阶段的示意图。芯片13、例如半导体芯片被放置到具有主表面13的烧结元件上。芯本文档来自技高网...
【技术保护点】
一种用于制造烧结层（12）的方法，所述方法包括以下步骤：在衬底（11）的主表面（11a）的接触面（21）上结构化地施加由构成所述烧结层（12）的初始材料构成的多个烧结元件（22a、22b、22c）；在所述烧结元件（22a、22b、22c）上设置待与所述衬底（11）连接的芯片（13）；加热以及压缩所述烧结元件（22a、22b、22c）以制造连接所述衬底（11）和所述芯片（13）的结构化的烧结层（12），所述烧结层（12）在所述接触面（21）内延伸，其中，在所述衬底（11）上在所述接触面（21）的中部区域（21a）中所述烧结元件（22a、22b、22c）的表面覆盖密度大于在所述接触面（21）的边缘区域（21c）中所述烧结元件（22a、22b、22c）的表面覆盖密度，其中，从所述烧结元件（22a、22b、22c）中的每一个存在至少一个横向于所述衬底（11）的所述主表面（11a）延伸至所述接触面（21）的边缘的穿通通道（23）。
【技术特征摘要】
【国外来华专利技术】2011.07.04 DE 102011078582.51.一种用于制造烧结层(12)的方法，所述方法包括以下步骤: 在衬底(11)的主表面(Ila)的接触面(21)上结构化地施加由构成所述烧结层(12)的初始材料构成的多个烧结元件(22a、22b、22c); 在所述烧结元件(22a、22b、22c)上设置待与所述衬底(11)连接的芯片(13); 加热以及压缩所述烧结元件(22a、22b、22c)以制造连接所述衬底(11)和所述芯片(13)的结构化的烧结层(12)，所述烧结层(12)在所述接触面(21)内延伸， 其中，在所述衬底(11)上在所述接触面(21)的中部区域(21a)中所述烧结元件(22a、22b、22c)的表面覆盖密度大于在所述接触面(21)的边缘区域(21c)中所述烧结元件(22a、22b,22c)的表面覆盖密度， 其中，从所述烧结元件(22a、22b、22c)中的每一个存在至少一个横向于所述衬底(11)的所述主表面(Ila)延伸至所述接触面(21)的边缘的穿通通道(23)。2.根据权利要求1所述的方法，其中，所述初始材料是烧结膏糊，其中，所述烧结膏糊由微颗粒和/或纳米颗粒构成，其中，所述烧结膏糊含有银作为主要组分。3.根据权利要求1或2所述的方法，其中，所述接触面(21)的边缘区域(21c)中的烧结元件(22a、22b、22c)的数量大于所述接触面(21)的中部区域(21a)中的烧结元件(22a、22b,22c)的数量。4.根据权利要求1至3中任一项所述的方法，其中，在所述衬底(11)上在所述接触面(21)的位于所述中部区域(21a)与所述边缘区域(21c)之间的区域(21b)中所述烧结元件(22a、22b、22c)的表面覆盖密度位于所述接触面(21)的边缘区域(21c)中的表面覆盖密度与所述接触面(21)的中部区域(21a)中的表面覆盖密度之间。5.根据权利要求1至4中任一项所述的方法，其中，所述接触面(21)的边缘在横向方向上沿所述衬底(11)的主表面(Ila)与所述芯片(13)的棱边间隔开预先确定的长度。6.一种半导体器件(10)，...
【专利技术属性】
技术研发人员：M·居耶诺，M·冈瑟，T·赫博特，
申请(专利权)人：罗伯特·博世有限公司，
类型：
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。