半导体器件和制造该半导体器件的方法技术

本发明专利技术公开一种半导体器件以及制造该半导体器件的方法，可以防止在形成硅穿孔（TSV）时发生铜（Cu）离子迁移。该半导体器件包括：硅穿孔（TSV），其形成为穿过半导体基板；氧化物膜，其位于TSV的下部侧壁上；以及第一防护膜，其形成为覆盖TSV的上部、TSV的上部侧壁和氧化物膜的上表面。

【技术实现步骤摘要】

本专利技术涉及，更具体地涉及用于防止金属迁移的技术，例如，当用铜(Cu)形成硅穿孔(TSV)时，防止铜离子迁移。
技术介绍
在半导体集成电路(1C)的封装技术中，已经快速开发出三维(3D)叠层技术以增大封装密度并减小电子器件的尺寸，最终生产出高性能半导体器件。通过堆叠具有相同存储容量的多个芯片来形成3D叠层封装，该3D叠层封装通常被称为叠层芯片封装。因为叠层芯片封装可以使封装的生产成本降低并可以在大规模生产的基础上生产，所以叠层芯片封装是有利的。相反地，叠层芯片封装的不利之处在于:由于通常使叠层芯片的数量和尺寸增加，所以用于封装的电连接的线空间变小至尺寸不足。也就是说，常规的叠层芯片封装包括均被安装在相互连接的基板上的多个芯片。这种构造允许各个芯片的焊盘经由配线与基板的导电电路图案电连接。然而，用于配线结合的空间以及用于将基板连接至配线的电路图案区域是必须的，这导致半导体封装的尺寸增大。为了解决上述问题，设计出了硅穿孔(TSV)结构来实现叠层芯片封装。更具体地说，在晶片中的各个芯片中形成TSV之后，利用TSV竖直地实现了芯片之间的物理及电连接。然而，如果在制造工序期间利用反复的加热处理来使TSV露出，则TSV中包含的金属材料(例如，Cu离子)可能受到应力作用并集中到半导体器件的有源区中。集中的金属材料可能起到少数载流子的产生与复合中心的作用，于是出现漏电流。因此，使半导体封装的电学特性劣化。当形成构造成穿过半导体基板和层间绝缘层的TSV时，Cu离子可能在被吸收到单元区域的半导体基板的有源区中之前迁移穿过氧化物膜，因而导致沉积在有源区上的位线触点中产生裂纹。
技术实现思路
本专利技术旨在提供一种基本解决了由于现有技术的限制和缺点而导致的一个或多个问题的。本专利技术涉及可以防止在形成硅穿孔(TSV)时发生Cu迁移的。根据本专利技术的一个方面，一种半导体器件包括:硅穿孔(TSV)，其构造成穿过半导体基板；氧化物膜，其位于所述TSV的下部侧壁上；以及第一防护膜，其形成为覆盖所述TSV的上表面、所述TSV的侧壁的上部和所述氧化物膜的上表面。根据本专利技术的另一个方面，一种半导体器件包括:硅穿孔(TSV)，其形成为穿过半导体基板；氧化物膜，其位于所述TSV的下部侧壁上；以及第一防护膜，其形成为覆盖所述TSV的上表面，其中，所述第一防护膜的形成在TSV的上部边缘处的部分具有倾斜表面。根据本专利技术的另一个方面，一种半导体器件包括:硅穿孔(TSV)，其构造成穿过半导体基板；氧化物膜，其位于所述TSV的下部侧壁上，并设置成低于所述半导体基板的上表面；以及第一防护膜，其形成在所述TSV和所述氧化物膜上，并形成在所述TSV的侧壁与所述半导体基板之间。所述半导体器件还可以包括第二防护膜，所述第二防护膜形成在所述TSV的侧壁与所述氧化物膜之间。所述第一防护膜和所述第二防护膜均包括蚀刻选择性比所述氧化物膜的蚀刻选择性低的材料。所述第一防护膜和所述第二防护膜均由氮化物材料、多晶材料、以及它们的组合中的任意一者形成。所述半导体器件还可以包括金属阻挡膜，所述金属阻挡膜形成在所述TSV的侧壁与所述第二防护膜之间以及所述TSV的上表面与所述第一防护膜之间。所述半导体器件还可以包括金属阻挡膜，所述金属阻挡膜形成在所述TSV的侧壁与所述氧化物膜之间以及所述TSV的上表面与所述第一防护膜之间。所述金属阻挡膜由钽(Ta)膜、钛(Ti)膜、以及它们的层合叠层中的任意一者形成。所述金属阻挡膜形成为具有1000A个:5000A的厚度。根据本专利技术的另一个方面，一种制造半导体器件的方法包括:在半导体基板中形成孔；在所述孔的内表面上形成氧化物膜和金属阻挡膜；用导电材料填充所述孔，以形成TSV ;将所述半导体基板的背侧移除预定深度，以使所述氧化物膜露出；使用所述金属阻挡膜作为掩模来移除所述氧化物膜；以及形成第一防护膜来覆盖所述金属阻挡膜的上部。形成所述TSV的步骤还包括:在所述氧化物膜与所述金属阻挡膜之间形成第二防护膜。移除所述半导体基板的步骤包括:蚀刻所述半导体基板，以使所述半导体基板的一部分具有从TSV的上表面向下形成的倾斜台阶。形成所述第一防护膜的步骤包括:形成所述第一防护膜以(i)覆盖所述TSV的上表面并(ii)覆盖所述半导体基板的倾斜台阶部分。移除所述半导体基板的步骤包括:在500mT至1000mT的高压下在最高功率为1000w至1500w以及最低功率为100w至500w的情况下，使用lOOOsccm至2000sccm的HBr气体、5sccm至lOsccm的02气体和lOOsccm至500sccm的He气体来蚀刻所述半导体基板。根据本专利技术的另一个方面，一种制造半导体器件的方法包括:在半导体基板中形成孔；在所述孔的内表面上形成氧化物膜和金属阻挡膜；用导电材料填充所述孔，以形成硅穿孔(TSV);使用所述氧化物膜作为掩模来移除所述半导体基板的背侧，以使所述氧化物膜的上表面露出；使用所述金属阻挡膜作为掩模来移除所述氧化物膜的露出的上表面，以使所述金属阻挡膜的上表面露出；将所述金属阻挡膜与所述半导体基板之间的所述氧化物膜的侧壁的上部移除，以形成氧化物膜凹陷部；以及形成第一防护膜，所述第一防护膜覆盖所述金属阻挡膜的露出的上表面并填充所述氧化物膜凹陷部。形成所述TSV的步骤还包括:在所述氧化物膜与所述金属阻挡膜之间形成第二防护膜。所述第一防护膜和所述第二防护膜均由蚀刻选择性比所述氧化物膜的蚀刻选择性低的材料形成。所述金属阻挡膜由钽(Ta)膜、钛(Ti)膜、以及它们的叠层中的任意一者形成。所述金属阻挡膜形成为具有1 oooA.至5000 A的厚度。根据本专利技术的另一个方面，一种半导体器件包括:硅穿孔(TSV)，其穿过半导体基板；第一防护膜，其设置在所述硅穿孔(TSV)与所述半导体基板之间；以及第二防护膜，其形成在所述硅穿孔(TSV)上并在所述半导体基板上延伸；其中，所述第一防护膜和所述第二防护膜将所述硅穿孔(TSV)与所述半导体基板隔离。所述第一防护膜和所述第二防护膜均包括反铜扩散特性比氧化物材料的反铜扩散特性更优的材料。所述第一防护膜和所述第二防护膜均包括氮化物材料、多晶材料、以及它们的组合中的任意一者。第二防护膜115a具有台阶，所述台阶从所述硅穿孔(TSV)的上表面向下延伸到所述半导体基板的上表面。所述台阶是角度小于90度的倾斜台阶。所述第一防护膜沿第一方向延伸，其中，所述第二防护膜沿与所述第一方向垂直的第二方向延伸。所述第二防护膜包括延伸部，所述延伸部沿所述第一方向延伸并位于所述第一防护膜上方。应该理解的是，本专利技术的以上概括描述和以下详细描述都是示例性的和解释性的，并且旨在提供权利要求书所要求保护的本专利技术的更详细的解释。【附图说明】图1是示出根据本专利技术的第一实施例的半导体器件的剖视图。图2a至图21是示出制造根据本专利技术的第一实施例的半导体器件的方法的剖视图。图3是示出根据本专利技术的第二实施例的半导体器件的剖视图。图4a至图4e是示出制造根据本专利技术的第二实施例的半导体器件的方法的剖视图。图5是示出根据本专利技术的第三实施例的半导体器件的剖视图。【具体实施方式】下面参考附图所示的实例来详细描述本专利技术的实施例。在全部附图中将尽量用相同的附图标记表示相同或相似的部分。在本发本文档来自技高网...

【技术保护点】
一种半导体器件，包括：硅穿孔，其构造成穿过半导体基板；氧化物膜，其位于所述硅穿孔的下部侧壁上；以及第一防护膜，其形成为覆盖所述硅穿孔的上表面、所述硅穿孔的侧壁的上部和所述氧化物膜的上表面。

【技术特征摘要】
2012.08.20 KR 10-2012-00908281.一种半导体器件，包括:硅穿孔，其构造成穿过半导体基板；氧化物膜，其位于所述硅穿孔的下部侧壁上；以及第一防护膜，其形成为覆盖所述硅穿孔的上表面、所述硅穿孔的侧壁的上部和所述氧化物膜的上表面。2.根据权利要求1所述的半导体器件，还包括:第二防护膜，其形成在所述硅穿孔的侧壁与所述氧化物膜之间。3.根据权利要求2所述的半导体器件，其中，所述第一防护膜和所述第二防护膜均包括蚀刻选择性比所述氧化物膜的蚀刻选择性低的材料。4.根据权利要求3所述的半导体器件，其中，所述第一防护膜和所述第二防护膜均由氮化物材料、多晶材料、以及它们的组合中的任意一者形成。5.根据权利要求2所述的半导体器件，所述半导体器件还包括:金属阻挡膜，其形成在所述硅穿孔的侧壁与所述第二防护膜之间以及所述硅穿孔的上表面与所述第...

【专利技术属性】
技术研发人员：李东烈，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：