向无芯微电子器件封装内的次级器件集成制造技术

本公开内容涉及制造微电子器件封装的领域，并且更具体地，涉及具有内建无凹凸层（BBUL）设计的微电子器件封装，其中，将至少一个次级器件设置在微电子器件封装的微电子器件的厚度（即，z方向或z高度）内。

【技术实现步骤摘要】
【国外来华专利技术】向无芯微电子器件封装内的次级器件集成背景本说明书的实施例总体涉及微电子器件封装设计领域，并且更具体地，涉及具有内建无凹凸层(BBUL)设计的微电子器件封装。【附图说明】在说明书的结束部分具体指出并且明确主张了本公开内容的主题。通过结合附图给出的下述说明和所附权利要求，本公开内容的上述和其它特征将变得更为充分明显。应当理解，附图只是描绘了根据本公开内容的几个实施例，并因此不应将其视为限定其范围。通过采用附图以附加的特定性和细节描述了本公开内容，从而能够更加容易地来确定本公开内容的优点，其中:图1-13示出了根据本说明书的一个实施例的用于形成具有表面安装器件侧次级器件的内建无凹凸层无芯(BBUL-C)微电子封装的过程的侧视截面图。图14-25示出了根据本说明书的另一实施例的形成具有嵌入器件侧次级器件的内建无凹凸层无芯(BBUL-C)微电子封装的过程的侧视截面图。图26-37示出了根据本说明书的又一实施例的形成具有嵌入器件侧次级器件的内建无凹凸层无芯(BBUL-C)微电子封装的过程的侧视截面图。【具体实施方式】在下述具体描述中将参考附图，以说明的方式示出了可以实践所要求保护的主题的具体实施例。将充分细节地描述这些实施例，从而使本领域技术人员能够实践所述主题。应当理解，尽管各个实施例是不同的，但是未必是相互排斥的。例如，在不背离所主张的主题的精神和范围的情况下，可以在其它实施例中实施在文中结合某一实施例描述的特定特征、结构或特性。在本说明书中提及“ 一个实施例”或“实施例”是指在本专利技术所包含的至少一种实现中包括结合所述实施例描述的具体特征、结构或特性。因此，短语“一个实施例”或“在实施例中”的使用未必是指相同的实施例。此外，应当理解，在不背离所主张的主题的精神和范围的情况下可以对所公开的每一实施例中的各个元件的位置和布置做出修改。因此，不应从限定的意义上考虑下述详细说明，并且所述主题的范围仅由所附权利要求来限定，其中，要连同所附权利要求享有权利的全部等价体对所附权利要求的范围加以合适的解释。在附图中，几幅图中的类似附图标记表示相同或类似的元件或功能，而且其中描绘的元件未必是相互按比例绘制的,相反可能使个体元件放大或缩小，以便使所述元件在本说明书的语境下更易于理解。本说明书的实施例涉及制造微电子器件封装领域，并更具体地，涉及具有内建无凹凸层(BBUL)设计的微电子器件封装,其中，将至少一个次级器件(secondary device)(例如，电容器、微机电器件(例如，加速度计、射频开关等)、GPS器件、无源器件等)设置在微电子器件封装的微电子器件的厚度(即z方向或z高度)内。在本说明书的一些实施例中，可以采用相对较厚的介电材料(例如，可光定义的光致抗蚀剂材料)创建开口或空腔结构，其中，可以将微电子器件和部件安装到该开口或空腔内。这种相对较厚的介电材料空腔的使用能够实现以下封装架构，即，可允许在不牺牲Z高度(即厚度)约束条件的情况下对各种器件侧次级器件进行表面安装或嵌入。此外，本说明书的实施例可以允许微电子器件背面处于器件侧次级器件之上，从而使散热器可以直接接触微电子器件背面，或者可以使额外的器件(例如，存储器、逻辑等)通过硅通孔附着到微电子器件背面。图1-13示出了用于形成具有表面安装器件侧次级器件的内建无凹凸层无芯(BBUL-C)微电子封装的过程的实施例的截面图。如图1所示，可以提供载体100。所示载体100可以是铜层压衬底，其包括设置在两个相对的铜脱模层(S卩，第一铜脱模层104和第二铜脱模层104’)之间的粘合材料106，其中，两个相对的铜层(S卩，第一铜层102和第二铜层102’ )与它们的相应铜脱模层(即，第一铜脱模层104和第二铜脱模层104’ )相邻接并且与该粘合材料106的一部分相邻接,其中，该第一铜层102的外表面界定了载体100的第一表面108，并且该第二铜层102’的外表面界定了载体100的第二表面108’。该粘合材料106可以是任何合适的材料，其包括但不限于环氧树脂材料。应当理解，尽管与粘合材料106层压的层被具体地标识为铜层(即，铜层和铜脱模层)，但是本专利技术不限于此，因为这些层可以由任何合适的材料来构成。如图2所示，可以在载体第一表面108上形成诸如光致抗蚀剂材料的第一牺牲材料层110，并可以在载体第二表面108’上形成诸如光致抗蚀剂材料的第二牺牲材料层110’。如图3所示，可以在第一牺牲材料层110上形成诸如金属箔(例如，铜箔)的第一保护层120，并可以在第二牺牲材料层110’上形成诸如金属箔(例如，铜箔)的第二保护层120’。可以通过本领域任何已知技术来形成第一牺牲材料层110和第二牺牲材料层110’，该已知技术包括但不限于旋涂、干燥光学膜层压以及化学气相淀积。可以通过本领域任何已知技术来形成第一保护层120和第二保护层120’，该已知技术包括但不限于淀积和箔层压。在一个实施例中，可以将第一和第二牺牲材料层110以及第二牺牲材料层110’淀积到大约300iim与600iim之间的厚度。如图4所示，可以在保护层上形成次级器件焊盘。如图所示，可以在第一保护层120上形成第一次级器件焊盘124a和第二次级器件焊盘124b，并且可以在第二保护层120’上形成第三次级器件焊盘124a’和第四次级器件焊盘124b’。可以将金属化层(即，元件122a、122b、122a’和122b’ )设置在它们相应的保护层(即，元件120和120’ )与它们相应的次级器件焊盘(例如，元件124a、124b、124a’和124b’)之间。接下来将更加详细地讨论金属化层(即，元件122a、122b、122a’和122b’)。如图4所示，如本领域技术人员所能理解的，还可以在伴随形成次级器件焊盘(例如，元件124a、124b、124a’和124b’ )的同时，在保护层(例如，元件120和120’)上形成层叠封装(package-on-package) (PoP)焊盘。图4示出了还可以在第一保护层120上形成第一层叠封装焊盘128a和第二层叠封装焊盘128b，并且可以在第二保护层120’形成第三层叠封装焊盘128a’和第四层叠封装焊盘128b’。还可以将金属化层(即，元件126a、126b、126a’和126b’ )设置到它们相应的保护层(例如，元件120和120，)与它们相应的层叠封装焊盘(例如，元件128a、128b、128a’和128b’)之间。如本领域技术人员应当理解，可以采用层叠封装焊盘在堆叠(例如，其被称为3D堆叠)的z方向上在微电子器件封装之间形成连接，而不需要贯穿硅的通孔。可以通过本领域任何已知技术(包括淀积、光刻和蚀刻)形成次级器件焊盘和层叠封装焊盘。如图5所示，可以形成贯穿第一保护层120的开口 132，以暴露出第一牺牲材料层110的一部分，并可以同时在第二保护层120’中形成开口 132’，以暴露出第二牺牲材料层110’的一部分。可以通过本领域任何已知技术来形成第一保护层开口 132和第二保护层开口 132’，该已知技术包括但不限于光刻图案化和蚀刻。应当理解，第一牺牲材料层110和第二牺牲材料层110’可以在第一保护层开口 132和第二保护层开口 132’的形成期间用作蚀刻停止层。如本文档来自技高网...

【技术保护点】
一种微电子器件封装，包括：具有活性表面和相反的背面的微电子器件，其中，所述微电子器件的厚度由所述微电子器件的活性表面与所述微电子器件的背面之间的距离来界定；以及至少一个次级器件，其电连接至所述微电子器件，其中，在所述微电子器件的所述厚度内将所述至少一个次级器件定位到紧邻所述微电子器件的位置。

【技术特征摘要】
【国外来华专利技术】2011.06.27 US 13/169,1621.一种微电子器件封装，包括: 具有活性表面和相反的背面的微电子器件，其中，所述微电子器件的厚度由所述微电子器件的活性表面与所述微电子器件的背面之间的距离来界定；以及 至少一个次级器件，其电连接至所述微电子器件，其中，在所述微电子器件的所述厚度内将所述至少一个次级器件定位到紧邻所述微电子器件的位置。2.根据权利要求1所述的微电子器件封装，其中，所述至少一个次级器件包括至少一个电容器。3.根据权利要求1所述的微电子器件封装，还包括在所述至少一个次级器件与所述微电子器件之间的导电通路，所述导电通路包括: 设置在所述微电子器件之上的介电层； 第一导电通孔，其贯穿所述介电层延伸且电连接至所述至少一个次级器件； 第二导电通孔，其贯穿所述介电层延伸且电连接至所述微电子器件；以及 导电迹线，其将所述第一导电通孔电连接至所述第二导电通孔。4.根据权利要求2所述的微电子器件封装，其中，将所述介电层设置在所述至少一个次级器件之上。5.一种形成微电子器件封装的方法，包括: 提供具有活性表面和相反的背面的微电子器件，其中，所述微电子器件的厚度由所述微电子器件的活性表面与所述微电子器件的背面之间的距离来界定；以及 在所述微电子器件的所述厚度内将至少一个次级器件定位到紧邻所述微电子器件的位置；以及 将所述次级器件电连接至所述微电子器件。6.根据权利要求5所述的方法，其中，在所述微电子器件的所述厚度内将至少一个次级器件定位到紧邻所述微电子器件的位置包括:在所述微电子器件的所述厚度内将至少一个电容器定位到紧邻所述微电子器件的位置。7.根据权利要求5所述的方法，还包括在所述至少一个次级器件与所述微电子器件之间的导电通路，所述导电通路包括: 将介电层设置在所述微电子器件之上； 形成贯穿所述介电层延伸的、电连接至所述至少一个次级器件的第一导电通孔； 形成贯穿所述介电层延伸的、电连接至所述微电子器件的第二导电通孔；以及 形成将所述第一导电通孔电连接至所述第二导电通孔的导电迹线。8.根据权利要求5所述的方法，其中，形成所述介电层还包括将所述介电层设置在所述至少一个次级器件之上。9.一种形成微电子器件封装的方法，包括: 在载体上形成牺牲材料层； 形成贯穿所述牺牲材料层的开口，以暴露出所述载体的一部分； 将至少一个次级器件焊盘形成在所述牺牲材料层上； 将微电子器件附着到在所述牺牲材料层的开口内的所述载体上，其中，所述微电子器件具有活性表面、相反的背面、以及由所述微电子器件的活性表面和所述微电子器件的背面之间的距离所界定的厚度；将介电层设置在所述微电子器件和所述至少一个次级器件焊盘之上； 在所述至少一个次级器件焊盘与所述微电子器件之间形成导电通路； 去除所述牺牲材料层；以及 将次级器件附着到所述至少一个次级器件焊盘，其中，将所述次级器件设置在所述微电子器件的所述厚度内。10.根据权利要求9所述的方法，其中，将所述次级器件附着到所述至少一个次级器件焊盘包括将电容器附着到所述至少一个次级器件焊盘。11.根据权利要求9所述的方法，其中，在所述至少一个次级器件焊盘与所述微电子器件之间形成所述导电通路包括: 形成贯穿所述介电层而到达所述次级器件焊盘的至少一个开口； 形成贯穿所述介电层而到达所述微电子器件的至少一个开口； 将导电材...

【专利技术属性】
技术研发人员：W·H·郑，J·S·居泽尔，
申请(专利权)人：英特尔公司，
类型：
国别省市：