高电子迁移率晶体管及其制造方法技术

本发明专利技术提供一种高电子迁移率晶体管（HEMT）及其制造方法。HEMT可以包括：半导体层；具有开口的掩模层，在半导体层上；以及耗尽形成层，设置在半导体层的被开口暴露的部分上。耗尽形成层可以在半导体层的二维电子气（2DEG）中形成耗尽区。凹陷区可以形成在半导体层中，掩模层的开口可以暴露凹陷区的至少一部分。掩模层可以覆盖半导体层的上表面和凹陷区的内侧表面。或者，掩模层可以覆盖半导体层的上表面、凹陷区的内侧表面、以及凹陷区的底表面的一部分。

【技术实现步骤摘要】

本公开涉及半导体器件及其制造方法，更具体地，涉及高电子迁移率晶体管(HEMT)及制造HEMT的方法。
技术介绍
各种功率转换系统(power conversion system)需要用于通过开/关转换操作来控制电流的流动的器件，也就是功率器件。在功率转换系统中，整个系统的效率可以取决于功率器件的效率。当前商业化的功率器件主要是基于硅(Si)的功率金属氧化物半导体场效应晶体管(MOSFET)或绝缘栅双极晶体管(IGBT)。然而，由于硅的物理性质以及制造工艺的限制，难以增大基于硅的功率器件的效率。为了克服以上限制，正在进行通过应用基于II1-V族的化合物半导体到功率器件来增加转换效率的研究。关于这一点，使用化合物半导体的异质结构的高电子迁移率晶体管(HEMT)已经引起注意。HEMT可以包括具有不同的电极化特性的半导体。在HEMT中，具有相对大的极化的半导体层可以在附着于该半导体层的另一半导体层中感生二维电子气(2DEG)。2DEG中的电子迁移率可以非常高。然而，为了在各种电子器件中有效地使用HEMT，需要改善或调整HEMT的特性。具体地，需要改善或调整HEMT的导通电流水平、阈值电压等。
技术实现思路
本专利技术提供具有优良的操作特性的高电子迁移率晶体管(HEMT)。本专利技术提供具有常闭特性和低沟道电阻的HEMT。本专利技术提供具有低导通电阻的HEMT。本专利技术提供其阈值电压可易于调整的HEMT。本专利技术提供制造HEMT的方法。附加的方面将在随后的描述中部分地阐述，并将由该描述而部分地清楚，或者可以通过本实施例的实践而掌握。根据本专利技术的一方面，一种高电子迁移率晶体管(HEMT)包括:第一半导体层；第二半导体层，在第一半导体层中感生二维电子气(2DEG);绝缘掩模层，设置在第二半导体层上，绝缘掩模层限定暴露第一半导体层的一部分和第二半导体层的一部分中的一个的开口 ；耗尽形成层，设置在第一半导体层的该部分和第二半导体层的该部分中的被所述开口暴露的一个上，耗尽形成层配置为在二维电子气中形成耗尽区；栅极，设置在耗尽形成层上；以及源极和漏极，设置在第一半导体层和第二半导体层中的至少一个上，源极和漏极与所述栅极间隔开。绝缘掩模层的一部分可以位于耗尽形成层的末端与第二半导体层之间，绝缘掩模层的另一部分可以位于耗尽形成层的另一末端与第二半导体层之间。第二半导体层可以包括凹陷区。绝缘掩模层中的开口可以暴露凹陷区的至少一部分。耗尽形成层可以设置在凹陷区上。绝缘掩模层可以设置在第二半导体层的除了凹陷区之外的上表面上，凹陷区的底表面和内侧表面可以被绝缘掩模层中的开口暴露。绝缘掩模层可以设置在第二半导体层的上表面以及凹陷区的内侧表面上，凹陷区的底表面可以被开口暴露。绝缘掩模层可以设置在第二半导体层的上表面、凹陷区的内侧表面和凹陷区的部分底表面上，底表面的其余区域可以被开口暴露。凹陷区的底表面的被暴露其余区域可以是底表面的中心部分或邻近于该中心部分的部分。凹陷区可以形成至比第一半导体层与第二半导体层之间的界面浅的深度。凹陷区可以形成至一深度水平，在该深度水平处2DEG保持在第一与第二半导体层之间的界面上，2DEG的对应于凹陷区的部分可以由于耗尽形成层而耗尽。在凹陷区下方的第二半导体层的厚度可以大于或等于约5nm。凹陷区可以形成至第一半导体层与第二半导体层之间的界面。凹陷区的底表面的宽度可以小于或等于约0.5 μ m。第一半导体层可以包括基于GaN的材料。第二半导体层可以具有单层结构和多层结构中的一种，第二半导体层可以包括从包含铝(Al)、镓(Ga)、铟(In)和硼(B)中的至少一种的氮化物中选择的至少一种材料。耗尽形成层可以包括P型半导体。耗尽形成层可以包括用P型杂质掺杂的区域。耗尽形成层可以包括基于II1-V族的氮化物半导体。HEMT还可以包括从栅极在绝缘掩模层上延伸的场板。场板可以在栅极与漏极之间在绝缘掩模层上延伸。HEMT可以是常闭器件。HEMT可以用作功率器件。根据本专利技术的另一个方面，提供一种制造高电子迁移率晶体管(HEMT)的方法，该方法包括:形成第一半导体层；形成第二半导体层，该第二半导体层在第一半导体层中感生二维电子气；在第二半导体层上形成绝缘掩模层，该绝缘掩模层具有暴露第一半导体层的一部分和第二半导体层的一部分中的一个的开口 ；在第一半导体层的该部分和第二半导体层的该部分中的被所述开口暴露的一个上形成耗尽形成层，该耗尽形成层配置为在二维电子气中形成耗尽区；在耗尽形成层上形成栅极；以及在第一半导体层和第二半导体层中的至少一个上形成源极和漏极，源极和漏极与所述栅极间隔开。绝缘掩模层的一部分可以位于耗尽形成层的末端与第二半导体层之间，绝缘掩模层的另一部分可以位于耗尽形成层的另一末端与第二半导体层之间。该方法还可以包括在第二半导体层中形成凹陷区。凹陷区的至少一部分可以被绝缘掩模层中的开口暴露。耗尽形成层可以形成在凹陷区上。绝缘掩模层可以形成在第二半导体层的除了凹陷区之外的上表面上，凹陷区的底表面和内侧表面可以被绝缘掩模层中的开口暴露。绝缘掩模层可以形成在第二半导体层的上表面和凹陷区的内侧表面上，凹陷区的底表面可以被绝缘掩模层中的开口暴露。绝缘掩模层可以形成在第二半导体层的上表面、凹陷区的内侧表面以及凹陷区的部分底表面上，底表面的其余区域可以被开口暴露。凹陷区的底表面的被暴露的其余区域可以是底表面的中心部分或邻近于该中心部分的部分。凹陷区可以形成至比第一半导体层与第二半导体层之间的界面浅的深度。凹陷区可以形成至一深度水平，在该深度水平处2DEG保持在第一与第二半导体层之间的界面上，2DEG的对应于凹陷区的部分可以由于耗尽形成层而耗尽。凹陷区可以形成为暴露第一半导体层的一部分。第一半导体层可以包括基于GaN的材料。第二半导体层可以具有单层结构和多层结构中的一种，第二半导体层可以包括从包含铝(Al)、镓(Ga)、铟(In)和硼(B)中的至少一种的氮化物中选择的至少一种材料。耗尽形成层可以包括P型半导体。耗尽形成层可以包括用P型杂质掺杂的区域。耗尽形成层可以包括基于II1-V族的氮化物半导体。该方法还可以包括形成从栅极在绝缘掩模层上延伸的场板。根据本专利技术的另一个方面，提供一种高电子迁移率晶体管(HEMT)，包括:第一半导体层；第二半导体层，在第一半导体层上，第二半导体层配置为在第一半导体层中感生二维电子气；彼此间隔开的第一电极、第二电极和第三电极，在第一半导体层和第二半导体层的至少一个上；耗尽形成层，配置为在二维电子气中形成耗尽区，该耗尽形成层在第二电极和第二半导体层之间；以及绝缘掩模层，限定开口，耗尽形成层的至少一部分延伸到该开口中。第二半导体层的上表面可以限定凹陷区。绝缘掩模层中的所述开口可以暴露第一半导体层的一部分和第二半导体层的一部分中的一个。耗尽形成层可以在第二半导体层的凹陷区中。绝缘掩模层可以覆盖第二半导体层的在第二半导体层的凹陷区中的至少一个内侧表面。第一半导体层可以包括基于II1-V族的化合物半导体。第二半导体层可以包括基于II1-V族的化合物半导体，其具有与第一半导体层相比不同的极化特性、不同的能带隙和不同的晶格常数中的至少一个。该高电子迁移率晶体管还可以包括从第二电极延伸在绝缘掩模层上的场板，该场板与第本文档来自技高网...

【技术保护点】
一种高电子迁移率晶体管，包括：第一半导体层；第二半导体层，在所述第一半导体层中感生二维电子气；绝缘掩模层，设置在所述第二半导体层上，所述绝缘掩模层限定暴露所述第一半导体层的一部分和所述第二半导体层的一部分中的一个的开口；耗尽形成层，设置在所述第一半导体层的该部分和所述第二半导体层的该部分中的被所述开口暴露的一个上，所述耗尽形成层配置为在所述二维电子气中形成耗尽区；栅极，设置在所述耗尽形成层上；以及源极和漏极，设置在所述第一半导体层和所述第二半导体层中的至少一个上，所述源极和所述漏极与所述栅极间隔开。

【技术特征摘要】
2012.07.19 KR 10-2012-00789561.一种高电子迁移率晶体管，包括: 第一半导体层； 第二半导体层，在所述第一半导体层中感生二维电子气； 绝缘掩模层，设置在所述第二半导体层上，所述绝缘掩模层限定暴露所述第一半导体层的一部分和所述第二半导体层的一部分中的一个的开口； 耗尽形成层，设置在所述第一半导体层的该部分和所述第二半导体层的该部分中的被所述开口暴露的一个上，所述耗尽形成层配置为在所述二维电子气中形成耗尽区； 栅极，设置在所述耗尽形成层上；以及 源极和漏极，设置在所述第一半导体层和所述第二半导体层中的至少一个上，所述源极和所述漏极与所述栅极间隔开。2.如权利要求1所述的高电子迁移率晶体管，其中所述绝缘掩模层的一部分位于所述耗尽形成层的末端与所述第二半导体层之间，所述绝缘掩模层的另一部分位于所述耗尽形成层的另一末端与所述第二半导体层之间。3.如权利要求1所述的高电子迁移率晶体管，其中所述第二半导体层包括凹陷区，所述绝缘掩模层中的所述开口暴露所述凹陷区的至少一部分，所述耗尽形成层设置在所述凹陷区上。4.如权利要求3所述的高电子迁移率晶体管，其中所述绝缘掩模层设置在所述第二半导体层的除了所述凹陷区之外的上表面上，所述凹陷区的底表面和内侧表面被所述绝缘掩模层中的所述开口暴露。5.如权利要求3所·述的高电子迁移率晶体管，其中所述绝缘掩模层设置在所述第二半导体层的上表面和所述凹陷区的内侧表面上，所述凹陷区的底表面被所述开口暴露。6.如权利要求3所述的高电子迁移率晶体管，其中所述绝缘掩模层设置在所述第二半导体层的上表面、所述凹陷区的内侧表面、以及所述凹陷区的底表面的一部分上，所述底表面的其余区域被所述开口暴露。7.如权利要求6所述的高电子迁移率晶体管，其中所述凹陷区的所述底表面的被暴露其余区域是所述底表面的中心部分或邻近于所述中心部分的部分。8.如权利要求3所述的高电子迁移率晶体管，其中所述凹陷区形成至比所述第一半导体层与所述第二半导体层之间的界面浅的深度。9.如权利要求8所述的高电子迁移率晶体管，其中所述凹陷区形成至一深度水平，在该深度水平，所述二维电子气保持在所述第一半导体层与所述第二半导体层之间的界面上，所述二维电子气的对应于所述凹陷区的部分由于所述耗尽形成层而耗尽。10.如权利要求8所述的高电子迁移率晶体管，其中在所述凹陷区下面的所述第二半导体层的厚度大于或等于5nm。11.如权利要求3所述的高电子迁移率晶体管，其中所述凹陷区形成至所述第一半导体层与所述第二半导体层之间的界面。12.如权利要求11所述的高电子迁移率晶体管，其中所述凹陷区的底表面的宽度小于或等于0.5 μ m。13.如权利要求1所述的高电子迁移率晶体管，其中所述第一半导体层包括基于GaN的材料。14.如权利要求1所述的高电子迁移率晶体管，其中所述第二半导体层具有单层结构和多层结构中的一种，所述第二半导体层包括从包含铝、镓、铟和硼中的至少一种的氮化物中选择的至少一种材料。15.如权利要求1所述的高电子迁移率晶体管，其中所述耗尽形成层包括P型半导体。16.如权利要求1所述的高电子迁移率晶体管，其中所述耗尽形成层包括掺杂有P型杂质的区域。17.如权利要求1所述的高电子迁移率晶体管，其中所述耗尽形成层包括基于II1-V族的氮化物半导体。18.如权利要求1所述的高电子迁移率晶体管，还包括从所述栅极在所述绝缘掩模层上延伸的场板。19.如权利要求18所述的高电子迁移率晶体管，其中所述场板在所述栅极与所述漏极之间在所述绝缘掩模层上延伸。20.如权利要求1所述的高电子迁移率晶体管，其中所述高电子迁移率晶体管是常闭器件。21.一种高电子迁移率晶体管的制造方法，该方法包括: 形成第一半导体层； 形成第二半导体层，所述第二半导体层在所述第一半导体层中感生二维电子气； 在所述第二半导体层上形成绝缘掩模层，所述绝缘掩模层具有暴露所述第一半导体层的一部分和所述第二半导体层的一部分中的一个的开口...

【专利技术属性】
技术研发人员：全佑彻，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：