一种提高ADC+FPGA数字接收系统灵敏度的抖动发生装置及抖动产生方法制造方法及图纸

本发明专利技术属于信号处理技术领域，涉及一种提高ADC+FPGA的数字接收系统灵敏度的抖动发生装置及抖动产生方法，装置包括耦合器、模拟数字转换器、数字模拟转换器、模拟低通滤波器、放大器和现场可编程逻辑阵列，其中，耦合器、模拟数字转换器、现场可编程逻辑阵列顺次连接，现场可编程逻辑阵列与数字模拟转换器、模拟低通滤波器、放大器、耦合器顺次连接。本发明专利技术产生的窄带抖动信号频率范围实时可变，可降低ADC引入的失真，抑制杂散信号，提高数字接收系统的灵敏度和动态范围，且电路简单，成本低廉，操作灵活，通用性强。

【技术实现步骤摘要】

【技术保护点】
一种提高ADC+FPGA的数字接收系统灵敏度的抖动发生装置，其特征在于，包括：耦合器(1)、模拟数字转换器(2)、数字模拟转换器(3)、模拟低通滤波器(4)、放大器(5)和现场可编程逻辑阵列(6)，其中，所述耦合器(1)、模拟数字转换器(2)、现场可编程逻辑阵列(6)顺次连接，所述现场可编程逻辑阵列(6)与数字模拟转换器(3)、模拟低通滤波器(4)、放大器(5)、耦合器(1)顺次连接。

【技术特征摘要】

【专利技术属性】
技术研发人员：薛龙，
申请(专利权)人：中国电子科技集团公司第四十一研究所，
类型：发明
国别省市：