高电子迁移率晶体管及其形成方法技术

本发明专利技术公开了一种高电子迁移率晶体管及其形成方法。半导体结构包括第一III-V化合物层。第二III-V化合物层布置在第一III-V化合物层上且其组成不同于第一III-V化合物层的组成。源极部件和漏极部件布置在第二III-V化合物层上。栅电极布置在源极部件和漏极部件之间的第二III-V化合物层的上方。氟区域嵌入在位于栅电极下面的第二III-V化合物层中。栅极介电层布置在第二III-V化合物层的上方。栅极介电层的氟段位于氟区域上以及栅电极的至少一部分的下面。

High electron mobility transistor and method of forming the same

The invention discloses a high electron mobility transistor and a method for forming the same. The semiconductor structure includes a first III-V compound layer. The second III-V compound layer is disposed on the first III-V compound layer and has a composition different from the composition of the first III-V compound layer. The source and drain components are disposed on the second III-V compound layer. The gate electrode is disposed above the second III-V compound layer between the source and drain components. The fluorine region is embedded in the second III-V compound layer below the gate electrode. The gate dielectric layer is disposed above the second III-V compound layer. The fluorine section of the gate dielectric is located on the fluorine region and below at least a portion of the gate electrode.

【技术实现步骤摘要】

本公开总体上涉及一种半导体结构，具体地，涉及一种高电子迁移率晶体管(HEMT)以及形成HEMT的方法。
技术介绍
在半导体技术中，由于自身的特点，使用III族-V族(或II1-V族)半导体化合物形成各种集成电路器件，如闻功率场效应晶体管、闻频晶体管、或闻电子迁移率晶体管(HEMT)。和金属氧化物半导体场效应晶体管(MOSFET)的一般情况一样，HEMT是一种场效应晶体管，其能将具有不同带隙(即，异质结)的两种材料间的结点整合成沟道而非掺杂区。与MOSFET相比，HEMT具有一些吸引人的特点，包括高电子迁移率和高频传输信号的能力等。从申请的角度来看，增强模式(E-模式)HEMT具有很多优点。E-模式HEMT允许除去负极性电压源，因此降低了电路的复杂度和成本。尽管存在上述的吸引人的特点，但是在开发II1-V半导体化合物基的器件方面仍存在一些挑战。已经实施了关于这些II1-V半导体化合物的配置和材料方面的各种技术，以尽力和进一步提高晶体管器件的性能。
技术实现思路
为解决上述问题，本专利技术提供了一种半导体结构，包括:第一 II1-V化合物层；第二II1-V化合物层，布置在第一 II1-V化合物层上且其组成不同于第一 II1-V化合物层，其中，载流子沟道位于第一 II1-V化合物层和第二 II1-V化合物层之间；源极部件和漏极部件，布置在第二 II1-V化合物层上；栅电极，布置在第二 II1-V化合物层的上方且位于源极部件和漏极部件之间，其中，氟区域嵌入栅电极下方的第二 II1-V化合物层中；第三II1-V化合物层，布置在第二 II1-V化合物层的上方；以及栅极介电层，布置在第二 II1-V化合物层的部分的上方以及第三II1-V化合物层的整个顶面的上方。其中，栅极介电层的氟段位于氟区域上以及栅电极的至少一部分的下方。其中，栅电极下方的载流子沟道包括耗尽区。其中，栅极介电层的厚度在大约3nm到大约20nm的范围内。其中，栅极介电层包括氧化硅、氮化硅、氧化镓、氧化铝、氧化钪、氧化锆、氧化镧或氧化铪。其中，第三II1-V化合物层的宽度小于栅电极的宽度。其中，氟区域耗尽载流子沟道的一部分。其中，栅电极包括钛(Ti)、氮化钛(TiN)、钛钨(Tiff)、钨(W)、镍(Ni)、金(Au)或铜(Cu)。该半导体结构进一步包括介电覆盖层，介电覆盖层位于栅极介电层的下方且位于第二 II1-V化合物层的上方。其中，源极部件和漏极部件中的每一个均不含有Au但包含Al、Ti或Cu。此外，还提供了一种半导体结构，包括:氮化镓(GaN)层，布置在基板上；氮化铝镓(AlGaN)层，布置在GaN层上，其中，氟区域嵌入AlGaN层中；P型GaN层，布置在AlGaN层上；源极部件和漏极部件，二者相互隔开且布置在AlGaN层上；栅电极，布置在AlGaN层的上方且位于源极部件和漏极部件之间，其中，栅电极在氟区域的上方；以及栅极介电层的一部分，布置在栅电极和AlGaN层之间，其中，栅极介电层的该部分覆盖P型GaN层。其中，载流子沟道位于GaN层和AlGaN层之间，载流子沟道包括位于栅电极下方的耗尽区。栅极介电层的厚度在大约3nm到大约20nm的范围内。其中，栅极介电层包括氧化硅、氮化硅、氧化镓、氧化铝、氧化钪、氧化锆、氧化镧或氧化铪。其中，栅极介电层的该部分与氟区域的大部分重叠。其中，源极部件和漏极部件中的每一个均不含有Au但包含Al、Ti或Cu。其中，栅电极包括钛(Ti)、氮化钛(TiN)、钛钨(TiW)、钨(W)、镍(Ni)、金(Au)或铜(Cu)。此外，还提供了一种形成半导体结构的方法，该方法包括:在第一 II1-V化合物层上外延生长第二 II1-V化合物层，其中，载流子沟道位于第一 II1-V化合物层和第二 II1-V化合物层之间；在第二 II1-V化合物层上形成源极部件和漏极部件；在第二 II1-V化合物层上形成第三II1-V化合物层；在第二 II1-V化合物层的一部分和第三II1-V化合物层的顶面上沉积栅极介电层；用氟处理位于第二 II1-V化合物层的一部分上的栅极介电层；以及在源极部件和漏极部件之间的经处理的栅极介电层上形成栅电极。其中，处理栅极介电层包括用氟处理第二 II1-V化合物层的位于栅电极下方的一部分。其中，处理栅极介电层包括将多种含氟的掺杂物注入栅极介电层和第二 II1-V化合物层中。【附图说明】通过下列详细的描述和附图，可以理解本专利技术的各方面。应该强调的是，根据工业中的标准实践，各种部件没有被按比例绘制并且仅仅用于说明的目的。实际上，为了清楚的讨论，各种部件的数量和尺寸可以被任意增加或减少。图1示出了根据本公开的一个或多个实施例的具有高电子迁移率晶体管(HEMT)的半导体结构的截面图。图2示出了根据本公开的一个或多个实施例的形成具有HEMT的半导体结构的方法的流程图。图3-图8示出了根据图2所示方法的一个实施例的在不同阶段制造具有HEMT的半导体结构的截面图。【具体实施方式】下面，详细讨论本专利技术各实施例的制造和使用。然而，应该理解，本专利技术提供了许多可以在各种具体环境中实现的可应用的概念。所讨论的具体实施例是示例性实施例，而不用于限制本专利技术的范围。根据芯片区域之间的划线，在基板上标记出多个半导体芯片区域。基板要经历多个步骤，如清洗、分层、图案化、蚀刻和掺杂，以形成集成电路。本文中的术语“基板”通常指体基板，在其上形成各种层和器件结构。在一些实施例中，体基板包括硅或化合物半导体，如GaAs、InP、Si/Ge或SiC。这种层的实例包括介电层、掺杂层、多晶娃层或传导层。器件结构的实例包括晶体管、电阻器、和/或电容器，它们通过互连层与附加的集成电路互连。图1示出了根据本公开的一个或多个实施例的具有高电子迁移率晶体管(HEMT)的半导体结构100的截面图。半导体结构100包括基板102。在一些实施例中，基板102包括碳化硅(SiC)基板、蓝宝石基板或硅基板。半导体结构100还包括形成在两种不同半导体材料层(如，具有不同带隙的材料层)之间的异质结。例如，半导体结构100包括非掺杂窄带隙沟道层和宽带隙η型供体层(donor-supply layer)。在至少一个实施例中，半导体结构100包括形成在基板102上的第一 II1-V化合物层(或被称为沟道层)104和形成在沟道层104上的第二 II1-V化合物层(或被称为供体层)106。沟道层104和供体层106是由元素周期表中II1-V族元素制成的化合物。但是，在构成元素的组成和/或比率方面，沟道层104和供体层106互不相同。沟道层104无掺杂或非故意掺杂(MD)。在半导体结构100的本实例中，沟道层104包括氮化镓(GaN)层(也被称为GaN层104)。供体层106包括氮化铝镓(AlGaN)层(也被称为AlGaN层106)。GaN层104和AlGaN层106直接相互接触。在其他实例中，沟道层104包括GaAs层或InP层。供体层106包括AlGaAs层或AlInP层。在一些实施例中，GaN层104是无掺杂。在一些可选的实施例中，GaN层104是非故意掺杂，例如，轻掺杂η型掺杂物，原因是使用一种前体形成GaN层104。在一个实例中，GaN层104的厚度范围在大约0.5本文档来自技高网...

【技术保护点】
一种半导体结构，包括：第一III?V化合物层；第二III?V化合物层，布置在所述第一III?V化合物层上且其组成不同于所述第一III?V化合物层，其中，载流子沟道位于所述第一III?V化合物层和所述第二III?V化合物层之间；源极部件和漏极部件，布置在所述第二III?V化合物层上；栅电极，布置在所述第二III?V化合物层的上方且位于所述源极部件和所述漏极部件之间，其中，氟区域嵌入所述栅电极下方的所述第二III?V化合物层中；第三III?V化合物层，布置在所述第二III?V化合物层的上方；以及栅极介电层，布置在所述第二III?V化合物层的部分的上方以及所述第三III?V化合物层的整个顶面的上方。

【技术特征摘要】
2012.07.09 US 13/544,7111.一种半导体结构,包括: 第一 II1-V化合物层； 第二 II1-V化合物层，布置在所述第一 II1-V化合物层上且其组成不同于所述第一II1-V化合物层，其中，载流子沟道位于所述第一 II1-V化合物层和所述第二 II1-V化合物层之间； 源极部件和漏极部件，布置在所述第二 II1-V化合物层上； 栅电极，布置在所述第二 II1-V化合物层的上方且位于所述源极部件和所述漏极部件之间，其中，氟区域嵌入所述栅电极下方的所述第二 II1-V化合物层中； 第三II1-V化合物层，布置在所述第二 II1-V化合物层的上方；以及栅极介电层，布置在所述第二 II1-V化合物层的部分的上方以及所述第三II1-V化合物层的整个顶面的上方。2.根据权利要求1所述的半导体结构，其中，所述栅极介电层的氟段位于所述氟区域上以及所述栅电极的至少一部分的下方。3.根据权利要求1所述的半导体结构，其中，所述栅电极下方的所述载流子沟道包括耗尽区。4.根据权利要求1所述的半导体结构，其中，所述栅极介电层的厚度在大约3nm到大约20nm的范围内。5.根据权利要求1·所述的半导体结构，其中，所述栅极介电层包括氧化硅、氮化硅、氧化镓、氧化铝、氧化钪、氧化锆、氧化镧或氧化铪。6.根据权利要求1所述的半导体结构，其中，所述第三II1-V化合物层的宽度小于所述栅电极的宽度。7.根据...

【专利技术属性】
技术研发人员：黄敬源，游承儒，姚福伟，余俊磊，杨富智，陈柏智，许竣为，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：