高击穿电压半导体器件制造技术

技术编号:9521616 阅读:189 留言:0更新日期:2014-01-01 19:09
半导体区域在平行pn层中交替排列,在所述平行pn层中,n型区和p型区沿与半导体基板的主面平行的方向交替排列。边缘终止区中的第二平行pn层(微细SJ单元(12E))的n漂移区(12c)与p分隔区(12d)之间的间距是活性区域中的第一平行pn层(主SJ单元(12))的n漂移区(12a)与p分隔区(12b)之间的间距的三分之二。在俯视下具有矩形形状的半导体基板的四个角上的主SJ单元(12)与微细SJ单元(12E)之间的边界上,主SJ单元(12)的两个间距的端部与微细SJ单元(12E)的三个间距的端部相对。由此,能减小工艺偏差的影响,并能减少微细SJ单元(12E)的n漂移区(12c)与p分隔区(12d)之间的相互扩散。

【技术实现步骤摘要】
【国外来华专利技术】【专利摘要】半导体区域在平行pn层中交替排列,在所述平行pn层中,n型区和p型区沿与半导体基板的主面平行的方向交替排列。边缘终止区中的第二平行pn层(微细SJ单元(12E))的n漂移区(12c)与p分隔区(12d)之间的间距是活性区域中的第一平行pn层(主SJ单元(12))的n漂移区(12a)与p分隔区(12b)之间的间距的三分之二。在俯视下具有矩形形状的半导体基板的四个角上的主SJ单元(12)与微细SJ单元(12E)之间的边界上,主SJ单元(12)的两个间距的端部与微细SJ单元(12E)的三个间距的端部相对。由此,能减小工艺偏差的影响,并能减少微细SJ单元(12E)的n漂移区(12c)与p分隔区(12d)之间的相互扩散。【专利说明】高击穿电压半导体器件
本专利技术涉及一种如MOS (金属氧化物半导体)场效应晶体管那样的高击穿电压半导体器件,特别涉及一种纵向高击穿电压半导体器件,所述纵向高击穿电压半导体器件具有超结结构,主电流在半导体基板的两个主面之间流动。
技术介绍
在通常的纵向MOSFET (金属氧化物半导体场效应晶体管)中,在导通状态下,高电阻率的rT漂移层具有使漂移电流沿纵向(基板的深度方向)流动的功能。因此,当rT漂移层的电流路径缩短时,即,当n_漂移层的厚度减小时,漂移电阻减小,从而会显著降低MOSFET的导通电阻。在截止状态下,高电阻率的n_漂移层被耗尽以维持较高的击穿电压。因此,当高电阻率的n_漂移层的厚度过薄时,击穿电压会降低,自p基区与n_漂移层之间的pn结扩展的耗尽层会以较低的施加电压到达漏电极。当高电阻率的n_漂移层的厚度较厚时,达到硅(Si)的临界电场强度的反相偏压升高。因此,能获得一种高击穿电压半导体器件。然而,当高电阻率的n_漂移层的厚度过厚时,导通电阻会增大,从而会导致功耗增力口。这样,在纵向MOSFET中,由于特定导通电阻与击穿电压之间存在折衷关系,因此,一般难以同时提高特定导通电阻和击穿电压的特性。作为同时提高相互间具有折衷关系的多个半导体特性的器件,已知一种具有超结(以下称为SJ)结构的超结半导体器件,在所述超结结构中,P型区和n型区在漂移层上互相交替排列。在将SJ结构运用于纵向高击穿电压半导体器件时,沿基板深度方向扩展并具有较小宽度的P型区和n型区在n_漂移层上沿与基板主面平行的方向交替排列(以下称为平灯pn层)。在包括多个p型区和n型区的平行pn层中,即使在每个p型区和n型区都是高杂质浓度的区域的情况下,在截止状态下以较低的施加电压从平行pn层中的所有区域之间的pn结扩展的耗尽层具有小到会使两个区域都快速耗尽的宽度。因此,已知平行pn层具有能同时改善低导通电阻和高击穿电压的结构。然而,为了在实践中使用SJ结构来获得高击穿电压,重要的是控制P型区和n型区的杂质量以尽可能使它们相等。另外,主电流流经的活性区域的n_漂移层中形成有SJ结构的纵向MOSFET中,需要使包围活性区域的边缘终止区的结构与一般的功率MOSFET不同。即,为了增大具有SJ结构的MOSFET的击穿电压,需要进行恰当设计来维持高击穿电压的边缘终止区。一般而言,边缘终止区需要维持高于活性区域的击穿电压。因此,在边缘终止区中形成SJ结构。在边缘终止区中,当n型区中的杂质量不等于p型区中的杂质量时,边缘终止区的击穿电压会下降,从而会导致高击穿电压半导体器件的击穿电压下降。为了解决上述问题,已知以下结构:即,使边缘终止区的平行pn层中的杂质量为活性区域的平行pn层中的杂质量的一半(例如,参见下面的专利文献I和专利文献2)。 现有技术文献 专利文献专利文献I JP2000-277726A 专利文献 2 JP2003-224273A
技术实现思路
本专利技术要解决的问题如专利文献I和专利文献2中所示,为了将边缘终止区的平行pn层中的杂质量设为活性区域的平行pn层中的杂质量的一半,可以使注入边缘终止区的杂质离子剂量为注入活性区域的杂质离子剂量的一半,或者也可以使活性区域中在掩模上所形成的用于注入杂质离子的开口的宽度为边缘终止区中在掩模上所形成的用于注入杂质离子的开口的宽度的一半。例如,作为将注入边缘终止区的杂质离子的剂量设为注入活性区域的杂质离子的剂量的一半的详细方法,提出有以下方法:即,分次实施杂质离子注入,杂质离子注入边缘终止区的次数比杂质离子注入活性区域的次数要少。然而,在这种情况下,生产效率会下降,成本会上升。仅通过改变掩模上的开口的宽度,就能容易地实施将活性区域中在掩模上所形成的用于注入杂质离子的开口的宽度设为边缘终止区中在掩模上所形成的用于注入杂质离子的开口的宽度的一半的方法。然而,需要通过微加工工艺来将活性区域中在掩模上所形成的开口的宽度设为边缘终止区中在掩模上所形成的开口的宽度的一半。因此,实际上,边缘终止区中的平行pn层很容易受到工艺偏差的影响。另外,平行pn层中的p型区与n型区之间的宽度或间距的减小有助于改善击穿电压,但P型区中的P型杂质与n型区中的n型杂质之间的扩散(以下称为相互扩散)会增加。其结果是,杂质浓度偏差有可能会增大,或者可能无法形成平行pn层。为了解决上述现有技术的问题,本专利技术提供一种高击穿电压半导体器件,该高击穿电压半导体器件能减小工艺偏差的影响,并能减少形成边缘终止区的第二平行Pn层的p型区与n型区之间的相互扩散。此外,为了解决上述现有技术的问题,本专利技术的目的在于提供一种具有易于布局的超结的高击穿电压半导体器件。 解决问题的手段为了解决上述问题并实现本专利技术的目的,根据本专利技术的高击穿电压半导体器件包括平行Pn层,该平行pn层用作为漂移层,包括第一导电型半导体区域和第二导电型半导体区域,所述第一导电型半导体区域和第二导电型半导体区域沿垂直于半导体基板的一个主面的方向具有纵向形状,并沿与所述半导体基板的主面平行的方向彼此交替相邻,所述半导体基板为第一导电型并具有较高的杂质浓度。在导通状态下,电流流过所述平行pn层,在截止状态下,所述平行Pn层被耗尽以维持反向阻断电压。所述高击穿电压半导体器件的特征如下。所述平行pn层包括第一平行pn层和第二平行pn层,所述第一平行pn层形成在用作为主电流路径的活性区域中,所述第二平行pn层形成在包围所述活性区域的边缘终止区中。所述平行pn层中的相邻数是偶数。在所述第二平行pn层中彼此相邻的所述第一导电型半导体区域与所述第二导电型半导体区域之间的间距是在所述第一平行pn层中彼此相邻的所述第一导电型半导体区域与所述第二导电型半导体区域之间的间距的三分之二。在俯视下具有矩形形状的所述半导体基板的四个角上的所述第一平行Pn层和所述第二平行Pn层之间的边界、与所述第一平行pn层的两个相邻端部及所述第二平行pn层的三个相邻端部相对。根据本专利技术的高击穿电压半导体器件还包括低浓度第一导电型半导体区域,所述低浓度第一导电型半导体区域形成于所述第二平行Pn层的表面,具有比所述第一平行pn层的所述第一导电型半导体区域要低的杂质浓度。在本专利技术所涉及的高击穿电压半导体器件中,所述第一平行pn层具有条状平面布局,所述条状平面布局中,所述第一平行pn层在与所述第一导电型半导体区域和所述第二导电型半导体区域交替排列的方向垂直的方向上延伸。在本专利技术所涉本文档来自技高网
...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员:曹大为北村睦美田村隆博大西泰彦
申请(专利权)人:富士电机株式会社
类型:
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1