具有嵌入式应变诱导图案的半导体装置及其形成方法制造方法及图纸

提供了一种具有嵌入式应变诱导图案的半导体装置及其形成方法。在半导体装置中，第一有源区域具有第一∑形状，第二有源区域具有第二∑形状。当垂直于基底并且经过第一区域中的第一栅电极的侧表面的线被限定为第一垂直线时，当垂直于基底并且经过第二区域中的第二栅电极的侧表面的线被限定为第二垂直线时，当第一垂直线和第一沟槽之间的最短距离被限定为第一水平距离时，当第二垂直线和第二沟槽之间的最短距离被限定为第二水平距离时，第一水平距离和第二水平距离之间的差等于或小于1nm。

【技术实现步骤摘要】
【专利摘要】提供了一种。在半导体装置中，第一有源区域具有第一∑形状，第二有源区域具有第二∑形状。当垂直于基底并且经过第一区域中的第一栅电极的侧表面的线被限定为第一垂直线时，当垂直于基底并且经过第二区域中的第二栅电极的侧表面的线被限定为第二垂直线时，当第一垂直线和第一沟槽之间的最短距离被限定为第一水平距离时，当第二垂直线和第二沟槽之间的最短距离被限定为第二水平距离时，第一水平距离和第二水平距离之间的差等于或小于1nm。【专利说明】
本专利技术构思的实施例涉及具有嵌入基底中的应变诱导图案(strain-1nducingpattern)的半导体装置及形成该半导体装置的方法。
技术介绍
为了改善半导体装置的电特性，已经研究了应变技木。例如，已经识别出可以通过向通道区域施加应カ来改善载流子迁移率。
技术实现思路
本专利技术构思的实施例提供具有在规则的位置处形成为遍及基底的应变诱导图案的半导体装置。本专利技术构思的其它实施例提供了形成具有在规则的位置处形成为遍及基底的应变诱导图案的半导体装置的方法。本专利技术构思的另ー实施例提供了一种应用了具有应变诱导图案的半导体装置的电子设备。 在一方面，一种半导体装置包括:基底，具有第一区域和第二区域，第二区域的图案密度高于第一区域的图案密度，基底在延伸的水平方向上延伸。第一有源区域，限定在第一区域中；第一栅电极，位于第一有源区域上；第一沟槽，在第一有源区域中并且与第一栅电极偏移对齐；第一应变诱导图案，位于第一沟槽中；第二有源区域，限定在第二区域中；第二栅电极，位于第二有源区域上；第二沟槽，在第二有源区域中并且与第二栅电极偏移对齐；第二应变诱导图案，位于第二沟槽中，其中，第一有源区域具有与第一沟槽部分地形成边界的第一 E形状的构造，第二有源区域具有与第二沟槽部分地形成边界的第二 E形状的构造，其中，与基底的延伸的水平方向垂直并且横过第一栅电极的侧表面的垂直线被限定为第一垂直线，其中，与基底的延伸的水平方向垂直并且横过第二栅电极的侧表面的垂直线被限定为第二垂直线，其中，第一垂直线和第一沟槽之间的最短距离被限定为第一水平距离，其中，第二垂直线和第二沟槽之间的最短距离被限定为第二水平距离，其中，第一水平距离和第二水平距离之间的差异等于或小于lnm。在一个实施例中，第一有源区域包括:第一上表面，面对第一栅电极；第一上侧表面，面对第一应变诱导图案，并位于第一上表面下方；第一下侧表面，面对第一应变诱导图案，并位于第一上侧表面下方；第一上边缘，设置在第一上表面和第一上侧表面之间?，第一中间边缘，设置在第一上侧表面和第一下侧表面之间，第一中间边缘比第一上边缘更加靠近第一垂直线，第一水平距离是第一垂直线和第一中间边缘之间的水平距离，第二有源区域包括:第二上表面，面对第二栅电扱；第二上侧表面，面对第二应变诱导图案，并位于第ニ上表面下方；第二下侧表面，面对第二应变诱导图案，并位于第二上侧表面下方；第二上边缘，设置在第二上表面和第二上侧表面之间；第二中间边缘，设置在第二上侧表面和第二下侧表面之间，第二中间边缘比第二上边缘更加靠近第二垂直线，第二水平距离是第二垂直线和第二中间边缘之间的水平距离。在另ー实施例中，平行于基底并且横过第一有源区域的上端的水平线被限定为第一水平线，当与第一上边缘相交的水平线被限定为第二水平线时，当与第一中间边缘相交的水平线被限定为第三水平线时，并且当横过沟槽的底部的水平线被限定为第四水平线时，其中，当沿第一垂直线量取时，第一水平线和第三水平线之间的第一垂直距离比第三水平线和第四水平线之间的第二垂直距离小。在另ー实施例中，当沿第二水平线量取时，第一上边缘和第一垂直线之间的第三水平距离比第一水平距离大。在另ー实施例中，第三水平距离是第一垂直距离的一倍到1.5倍。在另ー实施例中，第一有源区域的第一上侧表面与第二水平线之间的交叉角的范围是从30度到40度。在另ー实施例中，第一有源区域的第一下侧表面与第四水平线之间的交叉角的范围是从50度到60度。在另ー实施例中，第一应变诱导图案和第二应变诱导图案中的每个包括第一半导体层、位于第一半导体层上的第二半导体层和位于第二半导体层上的第三半导体层，并并具有位于比第一有源区域和第二有源区域的水平位置高的水平位置的突起。在另ー实施例中，第一半导体层与第一有源区域和第二有源区域直接接触。在另ー实施例中，第一有源区域和第二有源区域包括单晶硅，第一半导体层和第ニ半导体层包括SiGe层，第二半导体层的Ge含量高于第一半导体层的Ge含量。在另ー实施例中，第三半导体层包括Ge含量比第二半导体层的Ge含量低的SiGe层。在另ー实施例中，第三半导体层包括Si层。在另ー实施例中，第一有源区域和第二有源区域包括n型杂质；第一半导体层包括P型杂质；第二半导体层包括浓度比第一半导体层的P型杂质的浓度高的P型杂质。在另一方面，一种半导体装置包括:有源区域，限定在基底上；栅电极，位于有源区域上；轻掺杂漏极(LDD)，在有源区域中并与栅电极相邻；沟槽，在有源区域中与栅电极相邻并设置在LDD的外部；应变诱导图案，位于沟槽中，其中，有源区域包括:上表面；第一侧表面，面对应变诱导图案并位于上表面下方；第二侧表面，面对应变诱导图案并位于第一侧表面下方；第一边缘，设置在上表面和第一侧表面之间；第二边缘，位于第一侧表面和第ニ侧表面之间，其中，第二边缘比第一边缘更加靠近相对于垂直于基底并横过栅电极的侧表面的垂直线，其中，第二边缘形成在LDD的表面上。在一个实施例中，应变诱导图案包括第一半导体层、位于第一半导体层上的第二半导体层和位于第二半导体层上的第三半导体层，并且突出在比第一边缘高的水平位置处；有源区域包括n型杂质；LDD包括p型杂质；第一半导体层包括浓度比LDD的p型杂质的浓度高的P型杂质；第二半导体层包括浓度比第一半导体层的P型杂质的浓度高的P型杂质。在另ー实施例中，所述半导体装置还包括:第一分隔件，位于栅电极的侧表面上；第二分隔件，位于第一分隔件上，其中，第一分隔件与LDD直接接触。在另ー实施例中，第二分隔件与LDD和应变诱导图案直接接触。在另ー实施例中，应变诱导图案包括:第一表面，连接到第一边缘并且具有与有源区域的第一侧表面的斜率不同的斜率；第二表面，连接到第一表面并且具有与第一表面的斜率不同的斜率；第三表面，连接到第二表面并且形成在应变诱导图案的上端处；第二分隔件，与LDD、第一边缘、第一表面、第二表面和第三表面直接接触。在另ー实施例中，位于穿过第一边缘的水平线和应变诱导图案的第一表面之间的交叉角小于在该水平线和有源区域的第一侧表面之间的交叉角。在另ー实施例中，所述半导体装置还包括晕环，所述晕环形成在有源区域内，并且具有与LDD的导电杂质不同的导电杂质，其中，晕环覆盖LDD的侧表面和下端，第一侧表面形成在LDD的表面上,并且第二侧表面形成在LDD和晕环的表面上。在另一方面，半导体装置包括:基底，具有第一区域和第二区域，第二区域的图案密度比第一区域的图案密度高；第一有源区域，限定在第一区域中；第一栅电极，覆盖第一有源区域的上部和侧表面；第一沟槽，在第一有源区域中并且与第一栅电极偏移对齐;第ー应变诱导图案，位于第一沟槽中；第二有源区域，限定在第二区域中；第二栅电极，覆盖第二有源本文档来自技高网...

【技术保护点】
一种半导体装置，包括：基底，具有第一区域和第二区域，第二区域的图案密度高于第一区域的图案密度，基底在延伸的水平方向上延伸；第一有源区域，限定在第一区域中；第一栅电极，位于第一有源区域上；第一沟槽，在第一有源区域中并且与第一栅电极偏移对齐；第一应变诱导图案，位于第一沟槽中；第二有源区域，限定在第二区域中；第二栅电极，位于第二有源区域上；第二沟槽，在第二有源区域中并且与第二栅电极偏移对齐；第二应变诱导图案，位于第二沟槽中，其中，第一有源区域具有与第一沟槽部分地形成边界的第一∑形状的构造，第二有源区域具有与第二沟槽部分地形成边界的第二∑形状的构造，其中，与基底的延伸的水平方向垂直并且横过第一栅电极的侧表面的垂直线被限定为第一垂直线，其中，与基底的延伸的水平方向垂直并且横过第二栅电极的侧表面的垂直线被限定为第二垂直线，其中，第一垂直线和第一沟槽之间的最短距离被限定为第一水平距离，其中，第二垂直线和第二沟槽之间的最短距离被限定为第二水平距离，其中，第一水平距离和第二水平距离之间的差等于或小于1nm。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：申东石，金明宣，南性真，朴判贵，郑会晟，李来寅，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：