一种实现迭代算法的FPGA并行计算电路自动生成方法，步骤如下：（1）用串行计算电路实现所述迭代算法；（2）针对所述串行计算电路，提取该电路时序逻辑中的寄存器及组合逻辑，将提取出的寄存器作为存储部分，组合逻辑作为计算部分；（3）将所述迭代算法的串行计算电路表示为迭代函数及输出函数的形式；（4）将所述串行计算电路中需要多个时钟执行的计算全部压缩到1个时钟内执行，得到并行计算迭代式；（5）使用FPGA的设计语言描述所述并行计算迭代式；（6）根据步骤（5）中描述出的并行计算迭代式生成FPGA并行计算电路。使用本发明专利技术可不再使用手工推导并行计算式，可直接生成并行计算电路，可显著加速和简化迭代型算法VLSI并行计算电路的设计过程。
【技术实现步骤摘要】
【专利摘要】一种实现迭代算法的FPGA并行计算电路自动生成方法，步骤如下：（1）用串行计算电路实现所述迭代算法；（2）针对所述串行计算电路，提取该电路时序逻辑中的寄存器及组合逻辑，将提取出的寄存器作为存储部分，组合逻辑作为计算部分；（3）将所述迭代算法的串行计算电路表示为迭代函数及输出函数的形式；（4）将所述串行计算电路中需要多个时钟执行的计算全部压缩到1个时钟内执行，得到并行计算迭代式；（5）使用FPGA的设计语言描述所述并行计算迭代式；（6）根据步骤（5）中描述出的并行计算迭代式生成FPGA并行计算电路。使用本专利技术可不再使用手工推导并行计算式，可直接生成并行计算电路，可显著加速和简化迭代型算法VLSI并行计算电路的设计过程。【专利说明】 —种实现迭代算法的FPGA并行计算电路自动生成方法
本专利技术涉及一种实现迭代算法的FPGA并行计算电路自动生成方法，可以不借助手工推导并行迭代式直接生成迭代算法并行计算电路，属于信号处理及微电子芯片
。
技术介绍
基于VLSI (大规模集成电路)的高性能计算技术在嵌入式高速信号处理领域扮演着举足轻重的地位。在系统计算需求激增的今天，针对多维高速数据实时处理的计算速率要求动辄上千GMACS，嵌入式系统中传统哈弗结构或冯.诺依曼结构的处理器只能望洋兴叹。基于VLSI的高性能计算技术凭借现代微电子技术规模的指数增加及硬件电路固有的并行特性，提供了强大的计算能力，弥补了传统处理器与嵌入式高性能计算需求之间的鸿沟。以Xilinx公司7系列FPGA为代表的大容量FPGA，单芯片最高可提供3960 X 2 X 638MHz=5053GMACS的计算能力，而同期最高性能8核DSP仅能达到320GMACS的计算能力的计算速率。在基于VLSI实现高速海量信号处理算法过程中，绝大部分涉及数据的迭代计算。而如何充分发挥VLSI计算技术的优势的关键，就是如何为相关算法设计高并行度的计算结构。传统设计算法并行计算电路时，主要以手动推导并行计算表达式，并按照其表达式设计电路，当并行度或相关参数需要调整时，又需要再次推导新的并行表达式，并重新设计并行计算电路。这种方法即耗时耗力，又需要设计人员具有较深厚的技术能力。
技术实现思路
本专利技术解决的问题是:克服现有技术的不足，提供一种实现迭代算法的FPGA并行计算电路自动生成方法，使设计人员不用借助手工推导并行迭代式而直接生成迭代算法并行计算电路，大大简化相关FPGA芯片的开发难度及加速开发速度。本专利技术的技术解决方案是:一种实现迭代算法的FPGA并行计算电路自动生成方法，步骤如下:(I)用串行计算电路实现所述迭代算法；(2)针对所述串行计算电路，提取该电路时序逻辑中的寄存器及组合逻辑，将提取出的寄存器作为存储部分M，组合逻辑作为计算部分f ()和h();(3)将所述迭代算法的串行计算电路表示为迭代函数及输出函数的形式；(4)将所述串行计算电路中需要多个时钟执行的计算全部压缩到I个时钟内执行，得到并行计算迭代式；(5)使用FPGA的设计语言描述所述并行计算迭代式；(6)根据步骤(5)中描述出的并行计算迭代式生成FPGA并行计算电路。所述步骤(3)中迭代算法的串行计算电路表示为迭代函数及输出函数的形式具体【权利要求】1.一种实现迭代算法的FPGA并行计算电路自动生成方法，其特征在于步骤如下: (1)用串行计算电路实现所述迭代算法； (2)针对所述串行计算电路，提取该电路时序逻辑中的寄存器及组合逻辑，将提取出的寄存器作为存储部分M，组合逻辑作为计算部分f ()和h(); (3)将所述迭代算法的串行计算电路表示为迭代函数及输出函数的形式； (4)将所述串行计算电路中需要多个时钟执行的计算全部压缩到I个时钟内执行，得到并行计算迭代式； (5)使用FPGA的设计语言描述所述并行计算迭代式； (6)根据步骤(5)中描述出的并行计算迭代式生成FPGA并行计算电路。2.根据权利要求1所述的一种实现迭代算法的FPGA并行计算电路自动生成方法，其特征在于:所述步骤(3)中迭代算法的串行计算电路表示为迭代函数及输出函数的形式具体为: 3.根据权利要求1所述的一种实现迭代算法的FPGA并行计算电路自动生成方法，其特征在于:所述并行计算迭代式具体为:“ 【文档编号】G06F17/50GK103440359SQ201310303368【公开日】2013年12月11日 申请日期:2013年7月18日 优先权日:2013年7月18日 【专利技术者】徐勇, 庞波, 曾连连, 陶利民 申请人:北京空间飞行器总体设计部本文档来自技高网...
【技术保护点】
一种实现迭代算法的FPGA并行计算电路自动生成方法，其特征在于步骤如下：（1）用串行计算电路实现所述迭代算法；（2）针对所述串行计算电路，提取该电路时序逻辑中的寄存器及组合逻辑，将提取出的寄存器作为存储部分M，组合逻辑作为计算部分f()和h()；（3）将所述迭代算法的串行计算电路表示为迭代函数及输出函数的形式；（4）将所述串行计算电路中需要多个时钟执行的计算全部压缩到1个时钟内执行，得到并行计算迭代式；（5）使用FPGA的设计语言描述所述并行计算迭代式；（6）根据步骤（5）中描述出的并行计算迭代式生成FPGA并行计算电路。
【技术特征摘要】
【专利技术属性】
技术研发人员：徐勇，庞波，曾连连，陶利民，
申请(专利权)人：北京空间飞行器总体设计部，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。