应用于整数分频锁相环中的杂散抑制鉴频鉴相器电路制造技术

一种应用在整数分频锁相环中的带杂散抑制功能的鉴频鉴相器电路。此鉴频鉴相器电路包括两个二分频电路，两个基于动态触发器的相位频率检测器,随机信号产生逻辑电路和数字选择逻辑电路。首先由两个二分频电路将晶振输入的参考时钟信号REF_1和锁相环中整数除法器反馈来的信号DIV_1进行二分频操作到的信号REF_2和DIV_2。两路相位频率检测器PFD1和PFD2分别探测REF_1,DIV_1和REF_2，DIV_2信号得出相应的包含相位频率信息的时钟脉冲输入到数字选择逻辑电路中。数字选择逻辑电路包含一些选择器，由随机信号产生逻辑电路输出的随机信号驱动，将PFD1和PFD2产生的脉冲信号UP_1,DN_1和UP_2，DN_2经过驱动后随机化输出到其后的电荷泵电路，以实现将杂散信号分散以便降低其功率谱密度，实现杂散抑制的效果。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

【技术保护点】
一种应用于整数分频锁相环中的杂散抑制鉴频鉴相器电路，其特征在于：包括两个二分频电路、两个基于动态触发器的相位频率检测器PFD、一个随机信号产生逻辑电路和一个数字选择逻辑电路；数字选择逻辑电路后连接有两个驱动电路；随机信号产生逻辑电路的输入端连接晶振输入信号的参考时钟信号REF_1信号输出端，随机信号产生逻辑电路输出随机信号Ran_C；由第一二分频电路将晶振输入的参考时钟信号REF_1进行二分频，得到信号REF_2；由第二二分频电路将锁相环中整数除法器反馈来的信号DIV_1进行二分频，得到信号DIV_2；第一相位频率检测器PFD1的两输入端分别连接第一二分频电路的信号REF_1和信号DIV_1输出端，第一相位频率检测器PFD1输出相应的包含相位频率信息的时钟脉冲信号UP_1和信号DN_1；第二相位频率检测器PFD2的两输入端分别连接第二二分频电路的信号REF_2和信号DIV_2输出端，第二相位频率检测器PFD2输出相应的包含相位频率信息的时钟脉冲信号UP_2和信号DN_2；所述第一频率检测器PFD1的工作频率高于第二相位频率检测器PFD2；数字选择逻辑电路的信号UP_1、信号DN_1、信号UP_2和信号DN_2输入端分别连接第一相位频率检测器PFD1的信号UP_1和信号DN_1输出端，以及第二相位频率检测器PFD2的信号UP_2和信号DN_2输出端；数字选择逻辑电路的控制信号输入端分别连接随机信号产生逻辑电路信号Ran_C输出端和外部输入信号INPUT；数字选择逻辑电路的信号输出端输出信号UP和DN；UP信号经过一个驱动电路得到互补信号为UPP和UPN，它们频率相同但是电平极性相反；DN信号经过另一个驱动电路得到互补信号为DNP,DNN，它们频率相同但是电平极性相反。...

【技术特征摘要】

【专利技术属性】
技术研发人员：吕爱俊，沈剑均，叶松，
申请(专利权)人：江苏天源电子有限公司，
类型：实用新型
国别省市：